“洪定杓”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果15个，建议您升级VIP下载更多相关专利

[发明专利]制造集成电路器件的方法-CN202310279606.2在审
发明人：徐旻揆;金亮阧;金容焕;朴相郁;李建烨;李到瑾;洪定杓 -专利权人：三星电子株式会社
申请日： 2023-03-21 - 公布日： 2023-10-17 - 主分类号： H10B12/00 文献下载
摘要：一种制造集成电路器件的方法包括：在基板上形成具有依次堆叠的模制层和支撑层的模制结构；形成在垂直方向上穿过模制结构的垂直孔以及在第一垂直高度区域中在水平方向上从垂直孔向外延伸的弯曲空间；将垂直孔和弯曲空间暴露于预处理气氛，以使支撑层具有第一表面状态并且模制层具有不同于第一表面状态的第二表面状态；利用第一表面状态和第二表面状态之间的差异，通过选择性沉积工艺形成填充弯曲空间的弯曲互补图案；以及在垂直孔中形成与模制层、支撑层和弯曲互补图案接触的下电极。
制造集成电路器件方法

[发明专利]等离子体处理设备和使用其制造半导体器件的方法-CN201810722273.5有效
发明人： 洪定杓;宣钟宇;成正模 -专利权人：三星电子株式会社
申请日： 2018-06-29 - 公布日： 2023-09-08 - 主分类号： H01J37/32 文献下载
摘要：本发明提供了一种等离子体处理设备和制造半导体器件的方法。所述等离子体处理设备包括：处理室，其具有内部空间；静电卡盘，其在处理室中并且衬底被安装在其上；气体注入单元，其在处理室的一侧将处理气体注入到处理室中；等离子体施加单元，其将注入到处理室的处理气体转变为等离子体；以及等离子体调节单元，其设置在静电卡盘周围并且可操作以调节衬底上的等离子体的密度。
等离子体处理设备使用制造半导体器件方法

[发明专利]半导体存储器件-CN202211497622.0在审
发明人：金亮阧;金容焕;朴相郁;朴盛铉;朴珍荣;徐旻揆;洪定杓 -专利权人：三星电子株式会社
申请日： 2022-11-25 - 公布日： 2023-07-14 - 主分类号： H10B12/00 文献下载
摘要：一种半导体存储器件，包括：衬底，包括存储单元区；多个电容器结构，布置在衬底的存储单元区中，并且包括多个下电极、电容器介电层和上电极；第一支撑图案，接触多个电容器结构的多个下电极的侧壁，以支撑多个下电极；以及第二支撑图案，位于比第一支撑图案的竖直高度高的竖直高度处，并且接触多个下电极的侧壁，以支撑多个下电极。多个下电极分别在多个下电极的上部中具有多个电极凹入部。
半导体存储器件

[发明专利]制造半导体存储器件的方法-CN202211400112.7在审
发明人：李赞美;李允雅;朴相郁;洪定杓 -专利权人：三星电子株式会社
申请日： 2022-11-09 - 公布日： 2023-07-07 - 主分类号： H10B99/00 文献下载
摘要：提供了一种制造半导体存储器件的方法。该方法可以包括：在包括有源部分的半导体衬底上形成缓冲绝缘层；在缓冲绝缘层上形成位线结构；在每个位线结构的侧表面上形成位线间隔物；将缓冲绝缘层图案化以形成在第一方向上延伸的间隙区域，该间隙区域形成在位线结构之间并暴露有源部分的一部分；形成保护氧化物层以覆盖有源部分的通过间隙区域暴露的所述一部分；形成模制层以填充其中形成有保护氧化物层的间隙区域；分别在每个间隙区域中形成彼此间隔开的模制图案；在每个间隙区域中和模制图案之间形成围栏图案；去除模制图案以形成暴露保护氧化物层的接触区域；去除保护氧化物层；以及在接触区域中形成掩埋接触图案以接触有源部分的所述一部分。
制造半导体存储器件方法

[发明专利]制作半导体器件的方法-CN202211678710.0在审
发明人：李允雅;朴相郁;尹铉喆;李承宰;李埈圭;李灿旻;洪定杓 -专利权人：三星电子株式会社
申请日： 2022-12-26 - 公布日： 2023-07-04 - 主分类号： H10B12/00 文献下载
摘要：一种制作半导体器件的方法包括：在衬底的第一区域和第二区域上形成绝缘层和外围结构，在所述绝缘层和所述外围结构上形成第一掩膜层和第二掩膜层，图案化所述第一掩膜层和第二掩膜层以在所述第一区域和所述第二区域上形成第一掩膜结构和第二掩膜结构，使用所述第一掩膜结构和所述第二掩膜结构作为蚀刻掩膜蚀刻所述绝缘层以形成绝缘图案，在所述第一区域上在相邻绝缘图案之间的空间中形成牺牲层，通过干蚀刻工艺去除所述第一区域上的所述第二掩膜图案，在去除在所述第一区域上的所述第二掩膜图案之后，在所述第二区域上的所述第二掩膜层的表面上形成抗氧化层，以及通过湿蚀刻工艺去除具有所述抗氧化层的所述第二掩膜层。
制作半导体器件方法

[发明专利]制作包括接触插塞的半导体器件的方法及半导体器件-CN202211688293.8在审
发明人：李允雅;朴相郁;尹铉喆;李玟知;洪定杓 -专利权人：三星电子株式会社
申请日： 2022-12-27 - 公布日： 2023-06-30 - 主分类号： H01L21/768 文献下载
摘要：提供一种制作包括接触插塞的半导体器件的方法及半导体器件。一种制作半导体器件的方法包括在下结构上形成互连结构。在所述互连结构之间形成绝缘层。图案化所述绝缘层以形成绝缘图案。在所述绝缘图案之间形成绝缘围栏。在所述绝缘围栏上形成第一保护图案。在形成所述第一保护图案之后蚀刻所述绝缘图案以形成接触孔。在所述接触孔中形成接触插塞。
制作包括接触半导体器件方法

[发明专利]半导体器件-CN202211525178.9在审
发明人：金容焕;金亮阧;朴相郁;徐旻揆;李相昊;洪定杓 -专利权人：三星电子株式会社
申请日： 2022-11-30 - 公布日： 2023-06-20 - 主分类号： H10B12/00 文献下载
摘要：一种半导体器件包括：衬底；存储节点接触，位于所述衬底上；下电极结构，位于所述存储节点接触上；支撑结构，位于所述下电极结构的外侧表面上并且将相邻的下电极结构彼此连接；电介质层，位于所述下电极结构和所述支撑结构上；以及上电极结构，位于所述电介质层上，其中，所述下电极结构均包括：柱部分，与所述存储节点接触接触；以及筒部分，位于所述柱部分上，所述柱部分包括：第一下电极层，具有筒形形状并且具有下表面和侧表面；以及第一部分，至少覆盖所述第一下电极层的内壁，并且所述筒部分包括从所述第一部分延伸并且覆盖所述第一下电极层的上端的第二部分。
半导体器件

[发明专利]半导体器件-CN202211496038.3在审
发明人：金亮阧;金湳健;金容焕;朴相郁;徐旻揆;洪定杓 -专利权人：三星电子株式会社
申请日： 2022-11-29 - 公布日： 2023-05-30 - 主分类号： H10B12/00 文献下载
摘要：一种半导体器件包括：衬底，具有单元阵列区和外围区；下电极，设置在单元阵列区上；至少一个支撑层，与下电极接触；介电层，覆盖下电极和至少一个支撑层；上电极，覆盖介电层；层间绝缘层，覆盖上电极的上表面和侧表面；外围接触插塞，在衬底的外围区上穿过层间绝缘层；以及第一氧化物层，在上电极和外围接触插塞之间。上电极包括在横向方向上从单元阵列区向外围区突出的至少一个突出区。第一氧化物层设置在至少一个突出区和外围接触插塞之间。
半导体器件

[发明专利]半导体存储器件及其制造方法-CN202210836292.7在审
发明人：朴珍荣;朴相郁;尹铉喆;洪定杓 -专利权人：三星电子株式会社
申请日： 2022-07-15 - 公布日： 2023-05-16 - 主分类号： H10B12/00 文献下载
摘要：提供了半导体存储器件及其制造方法。一种半导体存储器件包括有源部分，所述有源部分包括第一杂质区域和第二杂质区域并且由器件隔离层限定。字线在所述有源部分上沿第一方向延伸。中间电介质图案覆盖所述字线的顶表面。位线结构在所述字线上方沿与所述第一方向相交的第二方向延伸。接触插塞设置在所述位线结构之间并且连接到所述第二杂质区域。数据存储元件设置在所述接触插塞上。所述中间电介质图案包括覆盖部分，所述覆盖部分覆盖所述字线的所述顶表面并且被埋置在所述衬底中。栅栏部分从所述覆盖部分起在所述位线结构之间延伸。
半导体存储器件及其制造方法

[发明专利]形成半导体器件的方法-CN202211226835.X在审
发明人：朴珍荣;洪定杓;金亮阧;金容焕;朴相郁 -专利权人：三星电子株式会社
申请日： 2022-10-09 - 公布日： 2023-04-14 - 主分类号： H01L21/311 文献下载
摘要：形成半导体器件的方法可以包括：设置衬底，层形成在衬底上；在层上形成下硬掩模层，下硬掩模层包括硅；在下硬掩模层上形成上硬掩模图案，上硬掩模图案包括氧化物；通过使用上硬掩模图案作为蚀刻掩模并且使用包括基于金属氯化物的第一气体和基于氮化物的第二气体的蚀刻气体蚀刻下硬掩模层，形成下硬掩模图案；以及通过使用下硬掩模图案作为蚀刻掩模蚀刻材料层，在层中形成多个接触孔。
形成半导体器件方法

[发明专利]等离子体处理装置-CN201710325905.X有效
发明人：金学泳;洪定杓;宣钟宇;成德镛;林龙浩;全允珖;郑和俊 -专利权人：三星电子株式会社
申请日： 2017-05-10 - 公布日： 2021-01-12 - 主分类号： H01J37/32 文献下载
摘要：本发明提供一种等离子体处理装置，该等离子体处理装置包括：腔室；窗口板，设置在腔室的上部分中并在其中限定有紧固孔；注入器，具有包括多个喷嘴并构造为被紧固到紧固孔的主体部、和从主体部径向地延伸以在主体部被紧固到紧固孔时部分地覆盖窗口板的底表面的凸缘部；和制动器，构造为在窗口板的上表面上被紧固到主体部以在主体部被紧固到紧固孔时将注入器保持在紧固孔中。
等离子体处理装置

[发明专利]用于向等离子体腔室提供气体的装置和等离子体处理装置-CN201910932187.1在审
发明人：金亨俊;金光男;金成妍;宣钟宇;吴相录;洪定杓 -专利权人：三星电子株式会社
申请日： 2019-09-29 - 公布日： 2020-05-08 - 主分类号： H01J37/32 文献下载
摘要：本公开提供了用于向等离子体腔室提供气体的装置和等离子体处理装置。一种等离子体处理装置被提供有腔室，该腔室包括配置为执行晶片的处理工艺的空间。支撑构件设置在腔室内部并配置为支撑晶片。气体供应单元配置为在不同的方向上朝向支撑构件注入混合气体。混合气体的压力通过向反应气体添加惰性气体来控制。
用于等离子体腔提供气体装置等离子体处理

[发明专利]基板支撑设备及具有基板支撑设备的等离子体处理设备-CN201910639176.4在审
发明人：金光男;金成妍;金亨俊;宣钟宇;吴相录;洪定杓 -专利权人：三星电子株式会社
申请日： 2019-07-16 - 公布日： 2020-02-04 - 主分类号： H01J37/02 文献下载
摘要：本发明提供了基板支撑设备及具有基板支撑设备的等离子体处理设备。所述基板支撑设备包括：用于支撑基板的基板台，和沿着基板台的圆周的接地环组件。所述接地环组件包括：接地环体，所述接地环体具有沿着其圆周部分的多个凹陷；以及能移动以被容纳在所述多个凹陷中的相应的凹陷中的多个接地块，所述多个接地块包括用于电接地的导电材料。
基板支撑设备凹陷接地环体基板台接地环接地块等离子体处理设备导电材料支撑基板组件包括电接地容纳移动

[发明专利]装载锁模块和包括其的半导体制造设备-CN201910138038.8在审
发明人：金光男;金秉熙;金正律;朴海重;宣钟宇;吴相录;郑盛旭;赵南泳;洪定杓 -专利权人：三星电子株式会社
申请日： 2019-02-25 - 公布日： 2020-01-24 - 主分类号： H01L21/677 文献下载
摘要：本申请提供了装载锁模块和包括其的半导体制造设备。半导体制造设备包括：装载锁模块，其包括其中容纳衬底容器的装载锁室，其中装载锁模块被构造为在大气压强与真空之间切换装载锁室的内部压强；以及转移模块，其被构造为在容纳于装载锁室中的衬底容器与用于对衬底执行半导体制造处理的处理模块之间转移衬底，其中，装载锁模块包括：净化气体供应单元，其被构造为通过连接至衬底容器的气体供应线路将净化气体供应至衬底容器中；以及排放单元，其被构造为通过连接至衬底容器的排气线路排放衬底容器中的气体。
装载锁衬底容器半导体制造设备净化气体衬底气体供应线路容纳半导体制造处理模块大气压强供应单元内部压强排放单元排气线路转移模块排放申请

[发明专利]等离子体处理装置-CN201811215149.6在审
发明人：成正模;吴相录;李恩雨;金光男;宣钟宇;洪定杓 -专利权人：三星电子株式会社
申请日： 2018-10-18 - 公布日： 2019-05-21 - 主分类号： H01J37/32 文献下载
摘要：提供了一种等离子体处理装置，用于在等离子体工艺期间控制腔室的边缘区域处的等离子体分布，从而对半导体基板可靠地执行等离子体工艺。该等离子体处理装置包括：腔室，包括限定反应空间的外壁和覆盖外壁的上部的窗口；线圈天线，设置在窗口之上并包括至少两个线圈；以及静电吸盘(ESC)，设置在腔室的下部中，其中电极位于ESC内，其中该电极包括第一电极和至少一个第二电极，该第一电极用于吸附，该至少一个第二电极提供在ESC的内部的边缘处从而相对于ESC的顶表面具有倾斜。
等离子体处理装置等离子体工艺第二电极第一电极电极腔室外壁等离子体分布半导体基板边缘区域反应空间静电吸盘控制腔室线圈天线边缘处顶表面吸附覆盖

1
共 15 条