“成都复锦功率半导体技术发展有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果63个，建议您升级VIP下载更多相关专利

[发明专利]一种低损耗、窄米勒平台的横向耗尽IGBT器件及其制作方法-CN202310859542.3在审
发明人：杨昆霖;李昂;王新;张帅 -专利权人： 成都复锦功率半导体技术发展有限公司
申请日： 2023-07-13 - 公布日： 2023-08-22 - 主分类号： H01L29/739 文献下载
摘要：本发明公开了一种低损耗、窄米勒平台的横向耗尽IGBT器件及其制作方法，属于功率半导体技术领域，器件的N型漂移区内刻蚀有沟槽；P型体区下方沟槽内设有第一多晶硅层，第一多晶硅层与沟槽侧壁之间设有第一栅氧层；第一多晶硅层上设有第二多晶硅层，第二多晶硅层与沟槽侧壁之间设有厚度小于第一栅氧层的第二栅氧层，形成阶梯氧化层。通过引入阶梯氧化层和高浓度、宽区域的N型区，能够提升纵向电场峰值，避免沟槽底部的提前击穿，使器件在同样的晶圆电阻率情况下可以做出更高的阻断耐压；同时，引入N型区能够在同样的背部条件下能做出更低的导通压降，且阶梯氧化层的引入降低了开关损耗。
一种损耗米勒平台横向耗尽 igbt 器件及其制作方法

[实用新型]一种电压检测保护电路-CN202320111789.2有效
发明人：邱序涛;代同振;代高强;何凤喜;张帅 -专利权人： 成都复锦功率半导体技术发展有限公司
申请日： 2023-01-17 - 公布日： 2023-08-15 - 主分类号： H02H3/24 文献下载
摘要：本实用新型公开了一种电压检测保护电路，属于电压检测技术领域，包括依次连接的低压限制电路模块、自锁电路模块、电压检测电路模块以及故障输出电路模块，还包括用于为各电路模块供电并提供基准电压的供电及基准电路模块。在电路启机时，低压限制电路模块控制自锁电路模块使其不工作，进而使欠压检测电路模块不工作，以此避免在上电启机过程中出现欠压故障误报的情况；当启机完成后，低压限制电路失效，电路其他各模块正常工作，此时欠压检测电路模块、过压检测电路模块能够对电路的欠压故障、过压故障进行准确检测，提高了电路故障检测的可靠性。
一种电压检测保护电路

[实用新型]一种芯片封装子结构、双芯片封装结构及多芯片封装结构-CN202223498403.2有效
发明人：马磊;张帅 -专利权人： 成都复锦功率半导体技术发展有限公司
申请日： 2022-12-27 - 公布日： 2023-08-15 - 主分类号： H01L23/31 文献下载
摘要：本实用新型公开了一种芯片封装子结构、双芯片封装结构及多芯片封装结构，属于半导体封装技术领域，由下至上依次包括第二塑封层、第一塑封层、第一介质层和焊盘；第一塑封层内封装有第一芯片；第二塑封层内设有第一布线金属层，与第一芯片第一面电极连接；第一布线金属层与贯穿第一塑封层的第二布线金属层连接；第二布线金属层与第一介质层中的第三布线金属层连接，第三布线金属层与焊盘连接；第一芯片的第二面电极连接有第四布线金属层，第四布线金属层与焊盘连接。整个封装结构不包含引线框架，降低了封装体积，实现了封装结构的薄型化；芯片电极引出通过布线金属层实现，降低了寄生电阻，并提高了连接的可靠性与稳定性，适合批量生产。
一种芯片封装结构

[实用新型]基于自激振荡的IGBT驱动电源电路-CN202320110740.5有效
发明人：邱序涛;代高强;代同振;何凤喜;张帅 -专利权人： 成都复锦功率半导体技术发展有限公司
申请日： 2022-09-26 - 公布日： 2023-08-08 - 主分类号： H02M3/07 文献下载
摘要：本实用新型公开了一种基于自激振荡的IGBT驱动电源电路，属于电源电路技术领域，其包括：自激振荡模块；图腾柱模块，与自激振荡模块输出端连接，在高低变换电平作用下改变开关状态，生成开关驱动信号；降压电路模块，与图腾柱模块的输出端连接；驱动模块，包括隔离开关和绝缘栅双极型晶体管Q3；隔离开关具有正电源端与负电源端，负电源端与降压电路模块的负压输出端连接，隔离开关在不同电平控制信号下输出正负电压。本实用新型通过负电压生成电路为隔离开关提供负压，以使隔离开关在不同电平控制信号作用下实现IGBT的开关状态控制，以此实现了对负载工作状态的控制。同时，负电压生成电路引入了图腾柱模块，具有扩流效果，进而提高输出带载能力。
基于振荡 igbt 驱动电源电路

[实用新型]一种双功率芯片封装子结构及多芯片封装结构-CN202223525487.4有效
发明人：马磊 -专利权人： 成都复锦功率半导体技术发展有限公司
申请日： 2022-12-28 - 公布日： 2023-07-25 - 主分类号： H01L23/485 文献下载
摘要：本实用新型公开了一种双功率芯片封装子结构及多芯片封装结构，属于芯片封装技术领域，其由下至上依次包括第二塑封层、第一塑封层和焊盘，第一塑封层、第二塑封层内分别封装有第一芯片、第二芯片；两颗芯片的第一面电极均经第一重布线件与焊盘连接；第一芯片的第二面电极与焊盘连接，第二芯片的第二面电极经第二重布线件与焊盘连接。该结构无需借助引线框架即可实现至少两颗芯片的互联封装，大大减薄了封装结构体积；整个封装子结构简单，降低了工艺制作难度；另外叠层设置的两颗芯片的相同电极(如背面电极)经重布线件连接后与焊盘连接，本实用新型经重布线件实现芯片电极互联能够降低封装寄生电阻。
一种功率芯片封装结构

[发明专利]一种提升面积利用率的版图设计方法、系统、芯片及终端-CN202310363582.9在审
发明人：苏春;张帅;王晓鹏;代高强;王新 -专利权人： 成都复锦功率半导体技术发展有限公司
申请日： 2023-04-06 - 公布日： 2023-07-04 - 主分类号： G06F30/392 文献下载
摘要：本发明公开了一种提升面积利用率的版图设计方法、系统、芯片及终端，属于半导体集成电路制造领域，利用模糊边界法调整初始拼版方案，得到更新拼版方案；和/或，对初始拼版方案或更新拼版方案中芯片矩阵单元进行随机拼接，并比较各拼版方案的面积利用率，确定最终拼版方案。本发明利用模糊边界法在边框内空白处(X方向)插入满足尺寸要求的芯片，对晶圆空白位置进行了二次利用，提升了晶圆面积利用率；同时，利用随机拼接的方式将多个芯片矩阵单元进行随机拼接，并选择面积利用率最高的拼版设计作为最终拼版方案，以此保证流片性能。
一种提升面积利用率版图设计方法系统芯片终端

[实用新型]一种三维集成扇出型封装单元及封装结构-CN202320310221.3有效
发明人：马磊;王新;张帅 -专利权人： 成都复锦功率半导体技术发展有限公司
申请日： 2023-02-24 - 公布日： 2023-06-16 - 主分类号： H01L23/485 文献下载
摘要：本实用新型公开了一种三维集成扇出型封装单元及封装结构，所述封装单元包括从下至上依次连接的第二介质层、第一介质层、第一塑封体、第一布线层以及第二塑封体，所述第一塑封体中设置有第一芯片，所述第二塑封体中设置有第二芯片，其中，所述第二芯片倒贴在所述第一布线层上，所述第一芯片的背面与所述第一介质层连接，所述第一芯片的正面通过第一布线层与所述第二芯片的正面连接。封装单元通过扇出型封装工艺，把不同芯片正面通过RDL方法完成信号互联，然后通过金属引出，各芯片信号对通过金属布线连接的通路较短，信号延迟小，适用于高速信号。同时以此封装单元横向纵向扩展，实现高密度集成的三维扇出型封装结构。
一种三维集成扇出型封装单元结构

[实用新型]一种多芯片3D封装结构-CN202223546363.4有效
发明人：马磊;张帅 -专利权人： 成都复锦功率半导体技术发展有限公司
申请日： 2022-12-27 - 公布日： 2023-06-09 - 主分类号： H01L23/538 文献下载
摘要：本实用新型公开了一种多芯片3D封装结构，包括上层芯片、下层芯片以及基板，上层芯片和下层芯片之间设有第三布线层，其中上层芯片的一面依次通过第一布线层、铜柱与所述第三布线层连接，下层芯片的一面设置在基板上，下层芯片的另一面依次通过第二布线层、铜柱与所述第三布线层连接；所述基板中设置有第五布线层，所述第五布线层通过铜柱与所述第三布线层连接；所述第三布线层的两端连接有第四布线层，所述第四布线层靠近第三布线层的一端通过铜柱分别与所述第一布线层、第二布线层连接，所述第四布线层的另一端通过铜柱连接至所述第五布线层。本实用新型可以实现对不同芯片间信号的重新分配，提高了封装集成密度，同时降低多芯片之间信号的串扰。
一种芯片封装结构

[实用新型]一种双芯片封装结构-CN202223547090.5有效
发明人：马磊 -专利权人： 成都复锦功率半导体技术发展有限公司
申请日： 2022-12-27 - 公布日： 2023-06-09 - 主分类号： H01L23/498 文献下载
摘要：本实用新型公开了一种双芯片封装结构，包括塑封体，所述塑封体中开设有两个凹槽，两个凹槽之间的塑封体形成凸台，在所述两个凹槽中以及凸台表面设置有共背极金属布线层，每个凹槽中设置一个芯片，芯片的背面与所述共背极金属布线层连接，所述芯片的正面设有正面电极，所述塑封体上方设置有第二介质层，所述第二介质层中设有分别与所述正面电极以及凸台处共背极金属布线层连接的金属布线层。该封装结构从凸台上引出共背部电信号，背部电信号和两颗芯片正面的电极信号可通过一体化布线同时引出信号，极大改善寄生电阻的同时，降低了封装成本，实现封装薄型化。
一种芯片封装结构

[实用新型]一种欠压检测保护电路-CN202320111785.4有效
发明人：邱序涛;代同振;代高强;何凤喜;张帅 -专利权人： 成都复锦功率半导体技术发展有限公司
申请日： 2023-01-17 - 公布日： 2023-06-06 - 主分类号： H02H3/24 文献下载
摘要：本实用新型公开了一种欠压检测保护电路，属于电压检测技术领域，包括依次连接的低压限制电路模块、自锁电路模块、欠压检测电路模块以及故障输出电路模块，还包括用于为各电路模块供电并提供基准电压的供电及基准电路模块。在电路启机时，低压限制电路模块控制自锁电路模块使其不工作，进而使欠压检测电路模块不工作，以此避免在上电启机过程中出现欠压故障误报的情况；当启机完成后，低压限制电路失效，电路其他各模块正常工作，此时欠压检测电路模块能够对电路的欠压故障进行准确检测，提高了欠压检测的可靠性。
一种检测保护电路

[实用新型]一种基于自激振荡的正负电压生成电路-CN202222547752.2有效
发明人：邱序涛;何凤喜;代高强;代同振;张帅 -专利权人： 成都复锦功率半导体技术发展有限公司
申请日： 2022-09-26 - 公布日： 2023-05-26 - 主分类号： H02M3/07 文献下载
摘要：本实用新型公开了一种基于自激振荡的正负电压生成电路，属于电源电路技术领域，包括自激振荡模块，用于输出高低变换电平；图腾柱模块，在高低变换电平作用下改变开关状态，生成开关驱动信号；正压生成模块，该模块中电容在高低变换电平、开关驱动信号作用下进行充放电，实现升压处理；负压生成模块，该模块中电容在高低变换电平、开关驱动信号作用下进行充放电，实现降压处理。在不引入辅助电源的基础上同时实现了正负电压输出，减少了外围元器件，大大降低了成本开销，电路体积小，提高了功率密度。另外，可通过调节正压生成模块的升压级数、负压生成模块的降压级数实现不同正压、负压输出，提高了正负压输出灵活性。
一种基于振荡正负电压生成电路

[实用新型]一种芯片双面互连封装结构-CN202223480166.7有效
发明人：马磊 -专利权人： 成都复锦功率半导体技术发展有限公司
申请日： 2022-12-26 - 公布日： 2023-05-05 - 主分类号： H01L23/498 文献下载
摘要：本实用新型公开了一种芯片双面互连封装结构，包括衬底、设置于所述衬底下方的第一塑封体以及设置于所述衬底上方的第二塑封体，所述第二塑封体上连接有介质层，所述第一塑封体中设有第一芯片，所述第二塑封体中设有第二芯片。所述衬底中设有相对分布在所述第一芯片左右两侧的第一通孔，所述第一通孔中设有导电块，所述导电块的下方连接有位于所述第一塑封体中的第一布线层，所述导电块的上方连接有位于所述第二塑封体中的第二布线层，所述第一芯片通过引线与右侧的第一布线层连接，所述第二芯片的背面与右侧的第二布线层连接。本实用新型形成的芯片双面互连结构，可以使双面互连封装产片实现小型化，同时芯片数量扩充性更高、集成度更好。
一种芯片双面互连封装结构

[实用新型]一种叠层双芯片封装子结构及多芯片封装结构-CN202223526928.2有效
发明人：马磊 -专利权人： 成都复锦功率半导体技术发展有限公司
申请日： 2022-12-28 - 公布日： 2023-05-05 - 主分类号： H01L25/07 文献下载
摘要：本实用新型公开了一种叠层双芯片封装子结构及多芯片封装结构，属于芯片封装技术领域，其由下至上依次包括第一塑封层、第一介质层、第二塑封层和焊盘，第一塑封层、第二塑封层内分别封装有第一芯片、第二芯片；第一芯片的第一面电极经第一重布线件与焊盘连接，第二芯片的第一面电极经第二重布线件与第一重布线件连接；第一芯片的第二面电极经第三重布线件与焊盘连接，第二芯片的第二面电极与焊盘连接。该封装结构无需借助引线框架即可实现至少两颗芯片的互联封装，大大减薄了封装结构体积；叠层设置的两颗芯片的相同电极经重布线件连接后与焊盘连接，经重布线件实现芯片电极互联能够降低封装寄生电阻。
一种叠层双芯片封装结构

[实用新型]一种芯片双面互连的堆叠封装结构-CN202222939799.3有效
发明人：马磊 -专利权人： 成都复锦功率半导体技术发展有限公司
申请日： 2022-11-04 - 公布日： 2023-05-02 - 主分类号： H01L23/485 文献下载
摘要：本实用新型公开了一种芯片双面互连的堆叠封装结构，包括多个依次连接的堆叠单元，堆叠单元包括上层芯片和下层芯片，上层芯片的背面通过第一布线层与所述下层芯片正面连接，某个堆叠单元中上层芯片的正面通过第二布线层与下一个相邻的堆叠单元中下层芯片的背面连接，所述第二布线层设置在相邻两个堆叠单元的间隙中，所述第一布线层设置在上层芯片和下层芯片的间隙中；所述下层芯片设置在第一塑封体中，所述上层芯片设置在第二塑封体中，首个所述堆叠单元的下层芯片以及最后一个所述堆叠单元的上层芯片引出通孔金属体。本实用新型形成一种堆叠的芯片双面互连，以堆叠单元结构为重复单元可在同一塑封体中实现多芯片、小面积芯片的双面互连。
一种芯片双面互连堆叠封装结构

[发明专利]一种芯片封装结构及其制备方法-CN202211699189.9在审
发明人：马磊 -专利权人： 成都复锦功率半导体技术发展有限公司
申请日： 2022-12-28 - 公布日： 2023-04-28 - 主分类号： H01L21/60 文献下载
摘要：本发明公开了一种芯片封装结构及其制备方法，属于芯片封装技术领域，方法包括：封装第一芯片；制作第一重布线件；封装第二芯片，第二芯片的第一面电极与第一芯片的第一面电极经第一重布线件连接；制作第二重布线件，第一芯片的第二面电极或第二芯片的第二面电极经第二重布线件与焊盘连接；制作第三重布线件，第一芯片的第一面电极、第二芯片的第一面电极经第一重布线件、第三重布线件与焊盘连接。本发明方法无需借助引线框架即可实现至少两颗芯片的互联封装，大大减薄了封装结构体积；叠层设置的两颗芯片的相同电极经重布线件连接后与焊盘连接，本发明经重布线件实现芯片电极互联并能降低封装寄生电阻。
一种芯片封装结构及其制备方法

1
2
3
4
5
下一页»
尾页
共 63 条