“阿尔特拉公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果450个，建议您升级VIP下载更多相关专利

[发明专利]脉冲宽度调制电压识别接口-CN201611121234.7在审
发明人： L·G·唐;K·德内尔;B·赫夫 -专利权人： 阿尔特拉公司
申请日： 2016-10-22 - 公布日： 2017-05-10 - 主分类号： H03K7/08 文献下载
摘要：本发明提供一种脉冲宽度调制电压识别接口，提供一种使用脉冲宽度调制信号用于电压识别的系统、方法和装置。这种集成电路装置可以包括输入/输出(I/O)接口和电压识别(VID)电路。VID电路可以被耦合到输入/输出接口。电压识别电路可以生成是输入/输出接口上的输出的电压识别信号。电压识别信号可以包括具有对应于具体电压电平的具体占空比的脉冲信号，以启用接收电压识别信号的电压调节器以在具体的电压电平处将输入电压提供到集成电路装置。
脉冲宽度调制电压识别接口

[发明专利]OPENCL编译-CN201310335854.0有效
发明人： D·T·L·陈;D·辛格 -专利权人： 阿尔特拉公司
申请日： 2013-06-21 - 公布日： 2017-05-10 - 主分类号： G06F9/45 文献下载
摘要：本发明涉及OPENCL编译。提供了用于增加集成电路(IC)的可编程逻辑的编译过程的速度并且降低其处理耗力的系统和方法。例如，在一个实施例中，一种方法包括获取高级程序，其包括用于在集成电路(IC)的可编程逻辑上实现的计算机可读指令；将高级程序转换为表示执行高级程序的功能所需的功能组件的低级代码；基于高级程序，生成包括用于实现低级代码的计算机可读指令的主机程序；获取对高级程序的修改；确定修改是否能够由使用低级代码的新主机程序实现；以及当修改不能由使用低级代码的新主机程序实现时生成实现修改的新主机程序。
opencl 编译

[发明专利]带有冗余位及存储器元件表决电路的存储器阵列-CN201110379089.3有效
发明人：徐彦忠 -专利权人： 阿尔特拉公司
申请日： 2011-11-18 - 公布日： 2017-05-10 - 主分类号： G11C29/44 文献下载
摘要：本发明涉及带有冗余位及存储器元件表决电路的存储器阵列。集成电路可以具有存储器元件的阵列。每一个存储器元件可以具有多个存储器单元。每一个存储器元件可以具有表决电路，其从该存储器元件中的存储器单元接收信号。表决电路可以基于该信号产生输出。由每一个存储器元件的存储器单元所存储的信号可以是冗余的，使得即使在辐照导致一些存储器单元将其状态翻转至错误值的情况下，表决电路也可以产生正确的输出。存储器元件可以基于如下存储器单元，例如静态随机访问存取存储器单元和基于晶闸管的单元。
带有冗余存储器元件表决电路阵列

[发明专利]向混合可编程多核器件映射网络应用-CN201410093242.X有效
发明人： M·D·赫顿;A·基尔科里斯 -专利权人： 阿尔特拉公司
申请日： 2014-03-13 - 公布日： 2017-05-03 - 主分类号： G06F15/173 文献下载
摘要：本发明的各实施例涉及向混合可编程多核器件映射网络应用。描述了一种混合可编程逻辑，其在接收的数据包上使用可编程逻辑元件以及与可编程逻辑元件交错的处理器执行包处理功能。报头数据可以由可编程逻辑元件调度以用于向与处理器关联的处理线程分配。处理器可以在报头数据上使用由可编程逻辑元件提供的处理线程和硬件加速功能来执行包处理功能。
混合可编程多核器件映射网络应用

[发明专利]用于保护可编程器件的编程数据的方法和装置-CN201280020697.8有效
发明人： D·A·瑞斯;J·乔伊斯 -专利权人： 阿尔特拉公司
申请日： 2012-04-17 - 公布日： 2017-04-19 - 主分类号： G06F21/76 文献下载
摘要：用于可编程集成电路器件的配置数据根据至少一种加密方案至少部分被加密。多个密钥存储存储用于至少一种加密方案的多个解密密钥。控制电路于从至少部分加密的配置数据标识所需密钥并且生成密钥选择信号。密钥选择电路响应于密钥选择信号而读取多个密钥存储并且向控制电路提供所需密钥。控制电路可以包括解密电路，解密电路使用所需密钥解密至少部分加密的配置数据。在一些实施例中，配置数据的可以代表器件的单独部分重配置的不同部分需要不同解密密钥。可以从密钥存储的内容的组合生成密钥。
用于保护可编程器件编程数据方法装置

[发明专利]带有具有用于访问寄存器的输入和输出旁通路径的逻辑区域的集成电路-CN201310305805.2有效
发明人： M·D·亨顿 -专利权人： 阿尔特拉公司
申请日： 2013-07-19 - 公布日： 2017-04-12 - 主分类号： G06F17/50 文献下载
摘要：本发明涉及带有具有用于访问寄存器的输入和输出旁通路径的逻辑区域的集成电路。集成电路例如可编程集成电路可以包括能被配置为执行定制功能的可编程逻辑区域。互连可以用于传送遍布集成电路的信号。可编程逻辑区域可以具有用于选择和提供来自互连的输入信号给可编程逻辑区域的输入选择电路。可编程逻辑区域可以包括用于处理输入信号的查找表电路和用于存储来自查找表电路的输出信号的寄存器。可编程逻辑区域可以包括用于选择哪些输出信号提供给可编程逻辑区域的输出电路的输出选择电路。可编程逻辑区域可以包括通过绕过输入选择电路和输出选择电路来提供从互连到寄存器的直接访问的旁通路径。计算机辅助设计工具可以被用于识别设计中应当用于寄存器流水线操作的寄存器。
带有具有用于访问寄存器输入输出旁通路径逻辑区域集成电路

[发明专利]占空比失真校正电路系统-CN201210459055.X有效
发明人： J·H·布依;L·H·邱;K·阮;C·宋;K·C·辛 -专利权人： 阿尔特拉公司
申请日： 2012-11-14 - 公布日： 2017-04-12 - 主分类号： H03L7/085 文献下载
摘要：本发明为占空比失真校正电路系统，提供一种具有时钟产生和分配电路系统的集成电路。集成电路可以包括被配置为产生作为彼此延迟版本的多个时钟信号的锁相环。可以使用串联连接的时钟缓冲器块将时钟信号分配到集成电路上的各个区域。每一个缓冲器块可以包括并联耦合的缓冲器电路双向对。每一个缓冲器电路可以具有被配置为接收输入时钟信号的第一输入端，输出端，在所述输出端提供输入时钟信号的校正版本（例如，输出端，在该输出端提供具有期望占空比的输出时钟信号），第二输入端，其接收用于设定针对输出时钟信号的期望占空比的第一延迟时钟信号；以及第三输入端，其接收至少在第一延迟时钟信号升高时处于高的第二延迟时钟信号。
失真校正电路系统

[发明专利]测试技术和电路的设计-CN201210063223.3有效
发明人： J·G·达斯蒂达尔;K·R·坎蒂普迪 -专利权人： 阿尔特拉公司
申请日： 2012-03-12 - 公布日： 2017-04-12 - 主分类号： G01R31/28 文献下载
摘要：本发明公开了测试集成电路(IC)的电路和方法。公开的电路块包括被联接从而接收使能信号和两个时钟信号的选择器电路。基于接收的使能信号，两个时钟信号之一被选择作为选择器电路的输出。存储元件被联接以接收使能信号和选择器电路的输出作为时钟输入信号。逻辑门被联接以接收存储元件的输出和使能信号。另一个选择器电路被联接以接收来自逻辑门的输出和使能信号。选择器电路选择逻辑门的输出或使能信号作为IC上扫描链的扫描使能信号。
测试技术电路设计

[发明专利]可重构逻辑块-CN201210228939.4有效
发明人： D·W·孟德尔;G·赖;周璐;B·B·佩德森 -专利权人： 阿尔特拉公司
申请日： 2012-06-29 - 公布日： 2017-03-29 - 主分类号： H03K19/177 文献下载
摘要：本发明涉及可重构逻辑块。提供一种可编程逻辑器件，其包括可以被配置为随机存取存储器(RAM)或者查找表(LUT)的诸如逻辑阵列块(LAB)的逻辑块。提供模式标记以指示诸如在逻辑块部分重构期间使用的配置RAM(CRAM)的配置逻辑的操作模式。提供使能读取标记以指示在数据验证过程期间是否将读出存储在配置逻辑中的值或者是否将读出已知状态。因此，配置逻辑的区域部分被包括以及不被包括在数据验证和校正过程中允许配置逻辑的区域存储设计状态以及用户定义状态二者。此外，配置逻辑的区域可以动态地从一个状态重构至另一个状态而不引起验证错误。
可重构逻辑

[发明专利]保护可编程器件免受过电压冲击的系统和方法-CN201210134168.2有效
发明人： B·B·彼得森;D·里斯 -专利权人： 阿尔特拉公司
申请日： 2012-05-02 - 公布日： 2017-03-01 - 主分类号： G11C7/24 文献下载
摘要：本发明公开了一种用于保护可编程集成电路器件免受过电压冲击的系统和方法。一般地，诸如FPGA的可编程器件含有可以存储敏感信息的易失性存储寄存器。为了防止可编程器件的损害和/或逆向设计，当怀疑存在过电压冲击时，可以使用过电压检测电路使器件无法工作和/或擦除存储在器件上的敏感信息。特别地，一旦过电压检测电路检测到施加于可编程器件的电压超过触发电压，那么可以引起逻辑电路擦除存储在器件上的敏感信息。理想地，过电压检测电路包括的部件可被设置为当通过例如电池施加于可编程器件的电压低于触发电压时，需要可以忽略不计的电流消耗。
保护可编程器件免受过电压冲击系统方法

[发明专利]非对称金属‑氧化物‑半导体晶体管-CN201310257740.9有效
发明人： A·拉特纳库玛尔;刘骏;董晓琪;相奇 -专利权人： 阿尔特拉公司
申请日： 2009-11-20 - 公布日： 2017-01-18 - 主分类号： G06F17/50 文献下载
摘要：本发明提供了混合栅极的金属氧化物半导体晶体管。该晶体管可以具有表现出增大的输出电阻的非对称配置。每个晶体管可以由形成在半导体上的栅极绝缘层形成。栅极绝缘层可以是高K的材料。在半导体中的源极区和漏极区可以限定晶体管栅极长度。栅极长度可以比半导体制造设计规则所指定的最小值大。晶体管栅极可以由具有不同功函数的第一栅极导体和第二栅极导体形成。在给定晶体管中的第一栅极导体和第二栅极导体的相对尺寸控制晶体管的阈值电压。还可以使用计算机辅助设计工具来从用户那里接收电路设计。该工具可以产生用于特定设计的制造掩模，该设计包括具有优化的阈值电压的混合栅极晶体管以符合电路设计标准。
对称金属氧化物半导体晶体管

[发明专利]具有软错误翻转抗扰性的易失性存储器元件-CN201410033317.5有效
发明人：徐彦忠;J·T·瓦特 -专利权人： 阿尔特拉公司
申请日： 2009-09-30 - 公布日： 2017-01-04 - 主分类号： G11C7/10 文献下载
摘要：本发明涉及具有软错误翻转抗扰性的易失性存储器元件。提供一种存储器元件，当其经受高能原子粒子冲击时展现出对软错误翻转事件的抗扰性。存储器元件可以各自具有十个晶体管。为克服写入数据到存储器元件的困难，可以调整向阵列提供的信号中一个或多个的信号强度。可以具有用于向每个存储器元件供电的两个正电源电压。电源电压中的一个可以相对于另一个电源电压临时降低，从而在数据加载操作期间增强写入容限。以该方式可以调整的其它信号强度包括其它电源信号、数据信号电平、地址和清除信号幅度以及地信号强度。可调节电源电路和数据读写控制电路可以用于进行这些信号强度的调整。
具有错误翻转抗扰性易失性存储器元件

[发明专利]具有判决反馈均衡的模拟时钟数据恢复电路中的相位检测-CN201610440623.X在审
发明人：金文毅;J·雷恩;李海昌 -专利权人： 阿尔特拉公司
申请日： 2016-06-17 - 公布日： 2016-12-28 - 主分类号： G06F13/42 文献下载
摘要：本发明的实施例涉及一种在具有判决反馈均衡的接收器电路中的相位检测的方法。部分均衡边沿信号和完全均衡边沿信号被生成。来自判决反馈均衡器的第一抽头的反馈与剩余的多个抽头的反馈分离。来自多个抽头(不包括第一抽头)的反馈被用于生成部分均衡边沿信号，而来自所有抽头的反馈被用于生成完全均衡边沿信号。部分均衡边沿信号和完全均衡边沿信号被相位检测电路用来提供用于改进的性能的高度准确的数据采样位置。
具有判决反馈均衡模拟时钟数据恢复电路中的相位检测

[发明专利]具有集成的搜索引擎的硬件可编程设备-CN201610394297.3在审
发明人： R·格瑞尼尔;A·克里克利斯 -专利权人： 阿尔特拉公司
申请日： 2016-06-06 - 公布日： 2016-12-21 - 主分类号： G06F15/76 文献下载
摘要：本公开涉及具有集成的搜索引擎的硬件可编程设备。公开了一种用于内容可寻址存储器的包括具有可配置嵌入式搜索引擎的硬件处理元件的集成电路管芯。电路管芯包括具有硬件处理电路的区域。搜索引擎经由互连耦合至电路管芯。搜索引擎接收对数据内容的请求。内容可寻址存储器耦合至搜索引擎。内容可寻址存储器能够由搜索引擎响应于来自硬件处理电路对数据内容的搜索请求而被搜索。
具有集成搜索引擎硬件可编程设备

[发明专利]引脚数目小于测试需求的IC封装件-CN201610605798.1在审
发明人： J·M·龙 -专利权人： 阿尔特拉公司
申请日： 2009-10-09 - 公布日： 2016-12-14 - 主分类号： H01L23/48 文献下载
摘要：本发明公开一种集成电路(IC)封装件，在其表面布置有多个接触引线和多个接触垫。接触垫可用做测试IC的测试探针。具有多个接触垫可以在IC封装件上产生更多的测试位置。通过使用接触垫而不是接触引线来测试，可以缩小IC封装件的尺寸。本发明还公开一种用于IC封装件的插座体。插座体具有多个从插座体向外延伸的接触器。接触器可以具有不同的高度来与IC封装件上的每个接触垫和接触引线接触。接触器可调节为不同的高度。在一些实施例中，当IC封装件被放置在插座体中时，接触器的一部分被压缩。
引脚数目小于测试需求 ic 封装