“薛彦迅”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果63个，建议您升级VIP下载更多相关专利

[发明专利]具有模制锁定特征的半导体封装-CN202211598635.7在审
发明人： 薛彦迅;王隆庆;曾小光;玛丽·简·艾琳;周海林;沈国兵 -专利权人：万国半导体国际有限合伙公司
申请日： 2022-12-12 - 公布日： 2023-07-04 - 主分类号： H01L23/31 文献下载
摘要：一种半导体封装包括一个引线框架、一个芯片和一个模制封装。引线框架包括一个或多个芯片焊盘，该芯片焊盘包括第一芯片焊盘。第一芯片焊盘包括一个或多个通孔、在一个或多个突起的顶面上具有凹槽的一个或多个突起，或者一个或多个的挤压延伸部。一个或多个通孔中的每个通孔都填充有模制封装的相应部分。一个或多个通孔中的每一个都可以是矩形、具有四个圆角的矩形、圆形或椭圆形。每个凹槽都填充有模制封装的相应部分。一个或多个挤压延伸部中的每一个的相应侧壁都为燕尾形。燕尾形状直接接触模制封装。
具有锁定特征半导体封装

[发明专利]DMOS FET芯片级封装及其制造方法-CN202210128551.0在审
发明人： 薛彦迅;王隆庆;薛宏勇;马督儿·博德;牛志强;鲁军 -专利权人：万国半导体国际有限合伙公司
申请日： 2022-02-11 - 公布日： 2022-08-30 - 主分类号： H01L23/31 文献下载
摘要：本发明公开了一种DMOS FET芯片级封装的制造方法，包括步骤：提供晶圆；应用再分布层，研磨晶圆的背面；沉积金属层；以及应用分离过程。还公开了一种DMOS FET芯片级封装，包括金属氧化物半导体场效应晶体管(MOSFET)、再分布层和金属层。MOSFET包括源极、栅极、漏极和多个部分漏极塞。源极电极、栅极电极和漏极电极位于MOSFET的前侧。
dmos fet 芯片级封装及其制造方法

[发明专利]半晶圆级封装方法-CN202111538949.3在审
发明人： 薛彦迅;马督儿·博德;王隆庆;其他发明人请求不公开姓名 -专利权人：万国半导体国际有限合伙公司
申请日： 2021-12-15 - 公布日： 2022-07-01 - 主分类号： H01L21/304 文献下载
摘要：一种半晶圆级封装方法，包括以下步骤：制备一个晶圆；研磨晶圆的背面；形成一个金属化层；移除一个外围环；粘合一个第一胶带；应用切割工艺；粘合一个第二胶带；移除第一胶带；粘合一个支撑结构；粘合一个第三条胶带；移除第二胶带；以及应用一个分离过程。一种半晶圆级封装方法，包括以下步骤：制备一个晶圆；将一个载体晶片连接到晶片；研磨晶圆的背面；形成一个金属化层；应用切割工艺；粘合一个支撑结构；移除载体晶片；粘合一个胶带；以及应用分离过程。
半晶圆级封装方法

[发明专利]具有扩大栅极垫的半导体封装及其制造方法-CN202110589723.X在审
发明人： 薛彦迅;何约瑟;王隆庆;张晓天;牛志强 -专利权人：万国半导体国际有限合伙公司
申请日： 2021-05-28 - 公布日： 2021-12-21 - 主分类号： H01L21/48 文献下载
摘要：本发明公开了一种半导体封装制造方法，包括提供一个晶圆、采用一个种子层、形成一个光致抗蚀剂层、电镀一个铜层、去除光致抗蚀剂层、去除种子层、施加研磨工艺、形成金属化和施加分离工艺等步骤。本发明还公开了一种半导体封装，包括一个硅层、一个铝层、一个钝化层、一个聚酰亚胺层、一个铜层和一个金属化。在一个示例中，栅极夹片的接触区域的面积小于栅极铜表面的面积，栅极夹片的接触面积大于栅极铝表面。在另一示例中，栅极引脚的接触区域的面积大于栅极铜表面的面积，栅极引脚的接触区域的面积大于栅极铝表面。
具有扩大栅极半导体封装及其制造方法

[发明专利]公共源极平面网格阵列封装-CN202010917138.3在审
发明人： 薛彦迅;何约瑟;王隆庆;马督儿·博德;王晓彬;陈霖 -专利权人：万国半导体国际有限合伙公司
申请日： 2020-09-03 - 公布日： 2021-03-19 - 主分类号： H01L25/07 文献下载
摘要：一种半导体封装包括一个平面网格阵列衬底、一个第一VDMOSFET、一个第二VDMOSFET以及一个模塑封装。平面网格阵列衬底包括一个第一金属层、一个第二金属层、一个第三金属层、多个通孔以及树脂。在半导体封装底面上的一系列漏极焊盘，按照“漏极1、漏极2、漏极1以及漏极2”的模式。一种半导体封装的制备方法。该方法包括以下步骤：制备一个平面网格阵列衬底；在平面网格阵列衬底上安装第一VDMOSFET和第二VDMOSFET；使用引线接合工艺；制备一个模塑封装；以及使用切单工艺。
公共平面网格阵列封装

[发明专利]半导体封装及其制造方法-CN202010434367.X在审
发明人： 薛彦迅 -专利权人：万国半导体国际有限合伙公司
申请日： 2020-05-21 - 公布日： 2020-12-29 - 主分类号： H01L23/31 文献下载
摘要：本发明提供了一种半导体封装包括一个引线框、一个第一低端FET、一个第二低端FET、一个第一高端FET、一个第二高端FET、一个第一金属夹、一个第二金属夹、以及一个模塑封装。该半导体封装还包括一个可选的IC控制器或者一个可选的电感器。本发明还提供了一种半导体封装的制备方法，该方法包括以下步骤：提供一个引线框；将第一低端FET、第二低端FET、第一高端FET以及第二高端FET连接到引线框；安装第一金属夹和第二金属夹；形成模塑封装；并且使用分割工艺。
半导体封装及其制造方法

[发明专利]半导体封装和制作半导体封装的方法-CN201911271514.X在审
发明人：张晓天;薛彦迅;王隆庆;何约瑟;牛志强 -专利权人：万国半导体（开曼）股份有限公司
申请日： 2019-12-12 - 公布日： 2020-06-26 - 主分类号： H01L23/31 文献下载
摘要：本发明的半导体封装具有多根支柱或部分多根带状引脚、多个半导体器件、一个或两个塑封层以及多个电气互连。半导体封装不包括A电线和夹子。应用一特定方法，制作半导体封装。该方法包括：提供可拆卸载体；形成多根支柱或多根带状引脚；固定多个半导体器件；形成一个或两个塑封层；形成多个电气互连并拆除可拆卸载体。该方法可进一步包括切割分离过程。
半导体封装制作方法

[发明专利]半导体封装及其制作方法-CN201911271503.1在审
发明人： 薛彦迅;张晓天;王隆庆;何约瑟;牛志强 -专利权人：万国半导体（开曼）股份有限公司
申请日： 2019-12-12 - 公布日： 2020-06-26 - 主分类号： H01L21/56 文献下载
摘要：本发明涉及一种半导体封装及其制作方法。半导体封装具有多根支柱或部分多根带状引脚、多个半导体器件、一个或两个塑封层以及多个电气互连。半导体封装不包括电线和夹子。应用一特定方法，制作半导体封装。该方法包括：提供可拆卸载体；形成多根支柱或多根带状引脚；固定多个半导体器件；形成一个或两个塑封层；形成多个电气互连并拆除可拆卸载体。该方法可进一步包括切割分离过程。
半导体封装及其制作方法

[发明专利]具有单列直插引线模块的半导体功率器件及其制备方法-CN201610839778.0有效
发明人： 薛彦迅;牛志强 -专利权人：万国半导体股份有限公司
申请日： 2016-09-22 - 公布日： 2020-02-21 - 主分类号： H01L23/31 文献下载
摘要：提出一种半导体功率器件和制备方法。半导体功率器件包括引线框单元、两组或更多组单列直插引线组、两个或多个半导体芯片堆栈和一成型封装。每个半导体芯片堆栈包括一个高端半导体芯片、一个低端半导体芯片和一个将高端半导体芯片顶面连接到低端半导体芯片底面的夹片。方法包括制备具有多个引线框单元的引线框带；制备两组或更多组单列直插引线组；将两个或多个高端半导体芯片连接到每个引线框单元；将两个或多个高端半导体芯片都通过两个或多个第一夹片的各自夹片，分别连接到各自引线；将两个或多个低端半导体芯片各自的低端半导体芯片连接到两个或多个第一夹片的每个夹片上；使封装成型；并且分割引线框带和密封包装，制成半导体功率器件。
具有单列引线模块半导体功率器件及其制备方法

[发明专利]一种封装器件及制备方法-CN201510442259.6有效
发明人： 薛彦迅;哈姆扎·耶尔马兹;何约瑟;鲁军;龚德梅 -专利权人：万国半导体股份有限公司
申请日： 2015-07-24 - 公布日： 2019-03-15 - 主分类号： H01L23/49 文献下载
摘要：本发明主要涉及功率半导体器件，是提供作为功率切换开关所用的一种功率半导体封装器件及其制备方法。用一个塑封体包覆芯片、基座及第一、第二引脚，第一、第二引脚分别设置在塑封体底面一侧的两个角部位置处，并设置第一、第二引脚各自的底面皆从塑封体的底面外露。
一种封装器件制备方法

[发明专利]功率半导体器件及制备方法-CN201410407065.8有效
发明人：霍炎;哈姆扎.耶尔马兹;鲁军;鲁明朕;牛志强;薛彦迅;龚德梅 -专利权人：万国半导体股份有限公司
申请日： 2014-08-18 - 公布日： 2019-03-08 - 主分类号： H01L23/488 文献下载
摘要：本发明主要涉及功率半导体封装，更确切地说，是设计一种具备高效散热功效和具有超薄尺寸的功率半导体及其制备方法。在薄膜层覆盖于金属基座的上置部分上表面之上的区域设置贯穿薄膜层的数个接触孔，在薄膜层覆盖于金属基座的下置部分上表面之上的区域设置贯穿薄膜层的至少一个开口，芯片粘贴于开口处，其中上置部分的上表面暴露于每个接触孔的区域处皆安置有一个金属凸块，并且芯片顶面的每个电极之上也至少安置有一个金属凸块。
功率半导体器件制备方法

[发明专利]电池保护包及其制备工艺-CN201510643913.X有效
发明人：牛志强;薛彦迅;胡满升;鲁军;何约瑟;哈姆扎·依玛兹 -专利权人：万国半导体股份有限公司
申请日： 2015-10-08 - 公布日： 2019-02-26 - 主分类号： H01L23/488 文献下载
摘要：本发明提出了小尺寸的电池保护包，以及小尺寸电池保护包的制备工艺。该电池保护包包括一个第一共漏金属氧化物半导体场效应晶体管（MOSFET）、一个第二共漏MOSFET、一个功率控制集成电路（IC）、多个焊锡球、多个导电凸起以及一个封装层。功率控制IC垂直堆栈在第一和第二共漏MOSFET上方。至少将一大部分功率控制IC以及至少将绝大部分的多个焊锡球嵌入在封装层中。制备电池保护包的工艺包括制备功率控制IC；制备共漏MOSFET晶圆；将功率控制IC与共漏MOSFET晶圆集成并且连接引脚分配；制备一个封装层；进行研磨工艺；制备一个金属层；并且分离电池保护包。
电池保护及其制备工艺

[发明专利]一种功率器件及制备方法-CN201510323041.9有效
发明人：哈姆扎·耶尔马兹;薛彦迅;鲁军 -专利权人：万国半导体股份有限公司
申请日： 2015-06-12 - 公布日： 2018-11-13 - 主分类号： H01L23/538 文献下载
摘要：本发明主要涉及功率半导体器件，是提供作为功率切换开关所用的一种功率半导体封装器件及其制备方法。具有一对并排设置的基座，每个基座上都粘附有一个芯片，一个将该两个芯片各自一部分电极同时电性连接到第二引脚的互联板，和具有将一个芯片的另一部分电极连接到第一引脚的一个导电结构以及将另一个芯片的另一部分电极连接到第三引脚的另一个导电结构。
一种功率器件制备方法

[发明专利]基于小型栅极金属片的封装方法及封装结构及金属片框架-CN201410725938.X有效
发明人： 薛彦迅;哈姆扎·依玛兹;何约瑟;鲁军;鲁明朕;高洪涛 -专利权人：万国半导体股份有限公司
申请日： 2014-12-04 - 公布日： 2018-07-31 - 主分类号： H01L23/495 文献下载
摘要：本发明公开一种基于小型栅极金属片的封装方法，该方法包含：第一芯片和第二芯片相互倒置地分别焊接在预制的一对相连的引线框架上；第一芯片的源极对应第二芯片栅极设置，而第一芯片的栅极对应第二芯片源极设置；焊接第一金属片框架和第二金属片框架；第一金属片框架电性连接所述第一芯片栅极、第二芯片的源极，以及引线框架上第一芯片栅极与第二芯片源极分别对应的引脚；第二金属片框架性连接所述第二芯片的栅极、第一芯片的源极，以及引线框架上第二芯片栅极与第一芯片源极分别对应的引脚。本发明减小栅极金属片和栅极窗口的面积，降低栅极与引线间电路连接的阻抗，从而提高电流，便于栅极金属片粘合工艺的实行。
基于小型栅极金属片封装方法结构框架

[发明专利]制备应用在倒装安装工艺上的半导体器件的方法-CN201310145656.8有效
发明人： 薛彦迅;哈姆扎·耶尔马兹;何约瑟;石磊;赵良;黄平;吴平丽 -专利权人：万国半导体股份有限公司
申请日： 2013-04-24 - 公布日： 2018-05-04 - 主分类号： H01L21/50 文献下载
摘要：本发明涉及一种半导体器件的制备方法，更确切的说，本发明旨在提供一种在晶圆级的方式上达到制备应用在倒装安装工艺上的半导体器件的方法。在晶圆正面覆盖第一塑封层形成其中的基准线，翻转晶圆至其背面朝上，在晶圆减薄后在其背面沉积一金属层，并翻转晶圆至金属层朝下，之后在金属层上粘附一层粘贴膜，沿着基准线实施切割，形成正面带有顶部塑封层和背面带有底部金属层的晶片，以获得多个半导体器件。同时翻转粘贴膜和各晶片，并在各顶部塑封层上粘附另一层粘贴膜，剥离各底部金属层上所粘附的粘贴膜之后，在无翻转的条件下将半导体器件拾取并安装至承载基板上以实现倒装安装。
制备应用倒装安装工艺半导体器件方法

1
2
3
4
5
下一页»
尾页
共 63 条