“范玮寒”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果14个，建议您升级VIP下载更多相关专利

[实用新型]半导体装置-CN202221764028.9有效
发明人： 范玮寒;林家彬;李威养;邱子华;郑宽豪;林柏劭 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-07-08 - 公布日： 2023-01-06 - 主分类号： H01L29/78 文献下载
摘要：一种半导体装置，包括通道构件的垂直堆叠物，置于基底的上方；栅极结构，包覆通道构件的垂直堆叠物的每个通道构件的周围；以及源极/漏极部件，置于基底的上方并耦接于通道构件的垂直堆叠物。源极/漏极部件是通过第一空气间隙与第一栅极介电层而与栅极结构的侧壁隔开，而第一空气间隙延伸至源极/漏极部件中。
半导体装置

[实用新型]半导体装置-CN202221791483.8有效
发明人：郑宽豪;林家彬;李威养;丘子华;范玮寒;林柏裕 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-07-12 - 公布日： 2022-12-09 - 主分类号： H01L27/092 文献下载
摘要：提供半导体装置。在一实施例中，半导体装置包含在基底的第一部分正上方的第一纳米结构和在基底的第二部分正上方的第二纳米结构、耦合至第一纳米结构的n型源极/漏极部件和耦合至第二纳米结构的p型源极/漏极部件、以及设置在基底的第一部分和基底的第二部分之间的隔离结构。隔离结构包含直接接触基底的第一部分并具有第一高度的第一微笑区。隔离结构也包含直接接触基底的第二部分并具有第二高度的第二微笑区，第一高度大于第二高度。
半导体装置

[实用新型]半导体装置-CN202221791602.X有效
发明人： 范玮寒;林家彬;李威养;邱子华;郑宽豪;林柏劭 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-07-12 - 公布日： 2022-12-09 - 主分类号： H01L29/06 文献下载
摘要：一种半导体装置，包括鳍状物，自基板延伸且包括半导体通道层；内侧间隔物，位于相邻的半导体通道层之间以及通道区的侧部上。内侧间隔物包括碟化区以面对源极/漏极区。半导体装置还包括源极/漏极结构，位于源极/漏极区中并接触内侧间隔物的碟形区与半导体通道层的末端部分。
半导体装置

[发明专利]半导体装置-CN202210329596.4在审
发明人：林柏裕;李威养;林家彬;邱子华;郑宽豪;范玮寒;舒丽丽;刘威民 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-03-30 - 公布日： 2022-08-09 - 主分类号： H01L29/06 文献下载
摘要：一种半导体裝置，包括源极/漏极部件，位于半导体基板之上；通道层，位于半导体基板之上，且连接至源极/漏极部件；栅极部分，位于垂直邻近通道层之间；以及内间隔物，位于源极/漏极部件与栅极部分之间，以及邻近通道层之间，以及空气间隙，位于内间隔物及源极/漏极部件之间。
半导体装置

[发明专利]半导体结构的形成方法-CN202210113669.6在审
发明人：林柏裕;李威养;林家彬;邱子华;郑宽豪;范玮寒;杨育佳;吕惟皓 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-01-30 - 公布日： 2022-08-05 - 主分类号： H01L21/8238 文献下载
摘要：一种半导体结构的形成方法，此处公开多栅极装置与其制作方法。例示性的方法包括形成半导体堆叠于基板上，其中半导体堆叠包括交错的第一半导体层与第二半导体层，且第一半导体层的组成不同于第二半导体层的组成；图案化半导体堆叠以形成半导体鳍状物；形成介电鳍状物以与半导体鳍状物相邻；形成第一栅极堆叠于半导体鳍状物与介电鳍状物上；蚀刻至源极/漏极区中的半导体鳍状物的一部分，以形成源极/漏极凹陷；以及外延成长源极/漏极结构于源极/漏极凹陷中，以定义跨越源极/漏极结构的侧壁与介电鳍状物的侧壁之间的气隙。
半导体结构形成方法

[发明专利]形成场效晶体管的方法-CN201811248710.0在审
发明人： 范玮寒;吕伟元;杨玉麟;范纯祥;杨世海 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-10-25 - 公布日： 2019-06-07 - 主分类号： H01L21/336 文献下载
摘要：方法包括提供结构，其具有基板与自基板延伸的鳍状物，其中鳍状物包括第一半导体材料并具有用于晶体管的源极区、通道区、与漏极区；形成栅极堆栈于通道区上；对源极区与漏极区中的鳍状物进行表面处理，使源极区与漏极区中的鳍状物的外侧部分转变成不同于第一半导体材料的材料；蚀刻源极区与漏极区中的鳍状物其转变的外侧部分，以减少源极区与漏极区中的鳍状物宽度；以及沉积外延层于源极区与漏极区中的鳍状物上。
鳍状物漏极区源极区半导体材料通道区基板蚀刻场效晶体管栅极堆栈外延层晶体管沉积延伸

[发明专利]具有凹陷沟道的应变半导体装置以及形成该装置的方法-CN201510307239.8有效
发明人：郑振辉;冯家馨;蔡瀚霆;蔡明桓;范玮寒;宋学昌;王海艇;吕伟元;罗先庆;陈冠仲 -专利权人：台湾积体电路制造股份有限公司
申请日： 2010-08-10 - 公布日： 2018-03-20 - 主分类号： H01L21/306 文献下载
摘要：本发明提供一种具有应力沟道(strained channel)的半导体装置以及制造该装置的方法。此半导体装置具有形成在沟道凹陷上的栅极。以应力引发材料(stress‑inducing material)填入形成于栅极两侧的第一凹陷及第二凹陷，该应力引发材料扩展进入源极/漏极延伸(source/drain extension)与栅极边缘重叠的区域。在一实施例中，沟道凹陷及/或第一与第二凹陷的侧壁可为沿着{111}刻面。本发明相较于其他已知系统可在沟道区显示较高且较均匀的应力。
具有凹陷沟道应变半导体装置以及形成方法

[发明专利]用于半导体器件的间隔元件-CN201110329741.0有效
发明人：林昀靓;范玮寒;林育贤;黄益民 -专利权人：台湾积体电路制造股份有限公司
申请日： 2011-10-26 - 公布日： 2017-06-13 - 主分类号： H01L27/092 文献下载
摘要：本发明描述了一种包括半导体衬底和设置在半导体衬底上的栅极堆叠件的半导体器件。第一间隔元件设置在衬底上并且邻接第一栅极堆叠件。在实施例中，第一间隔元件包括氮化硅。第二间隔元件邻近第一间隔元件。在实施例中，第二间隔元件包括氧化硅。提供的凸起源极和第一凸起漏极横向地接触第二间隔元件的侧壁。在实施例中，接触件与第二间隔元件直接接合。
用于半导体器件间隔元件

[发明专利]集成电路组件及其制造方法-CN201310673831.0有效
发明人：蔡明桓;欧阳晖;郑振辉;范玮寒 -专利权人：台湾积体电路制造股份有限公司
申请日： 2010-10-28 - 公布日： 2014-04-30 - 主分类号： H01L29/78 文献下载
摘要：本发明揭示一种集成电路组件及此集成电路组件的制造方法。所揭示的方法提供集成电路组件在表面近接与顶端深度的改量控制。在一实施例中，此方法通过形成轻掺杂源极与漏极(LDD)区来达成改良的控制，此LDD区作为一蚀刻终止。此LDD区可在进行来形成一凹陷于基材中的蚀刻工艺期间作为蚀刻终止，此凹陷定义出此组件的源极与漏极区。
集成电路组件及其制造方法

[发明专利]包括外延区域的半导体器件-CN201210016594.6有效
发明人：潘德人;林育贤;沈香谷;范玮寒;林昀靓;黄益民;王梓仲 -专利权人：台湾积体电路制造股份有限公司
申请日： 2012-01-18 - 公布日： 2012-08-01 - 主分类号： H01L21/28 文献下载
摘要：本发明描述了一种包括外延区域的半导体器件，包括：半导体基板；在该基板上的栅极结构；外延区域，设置在该基板上并邻近栅极结构；隔离元件，与栅极结构邻接；以及层间电介质层，覆盖在隔离元件上。还提供一种方法，包括：提供基板并且在基板上形成与栅极结构邻接的第一隔离材料层。第二隔离材料层邻近形成，与栅极结构邻接并覆盖在第一隔离材料层上。然后，第一隔离材料层和第二隔离材料层被同时蚀刻，以分别形成第一和第二隔离层。外延区域形成(例如，生长)在基板上，基板包括与第一和第二隔离层中的每个接合的界面。第二隔离层可以被随后去除，并且保留在器件上的第一隔离层减小ILD间隔填充的纵横比。第一隔离层的典型合成物是SiCN。
包括外延区域半导体器件

[发明专利]高性能应变源极-漏极结构及其制造方法-CN201110220721.X有效
发明人：宋学昌;蔡明桓;林宪信;郑振辉;范玮寒 -专利权人：台湾积体电路制造股份有限公司
申请日： 2011-08-02 - 公布日： 2012-05-30 - 主分类号： H01L21/8234 文献下载
摘要：一种用于制造高性能应变源极-漏极结构的方法，包括：在基板上形成栅极结构，在接近栅极结构的位置上形成袋状注入区域；在邻近栅极结构的位置上形成隔离件；实施干式蚀刻，以形成具有第一轮廓的凹部；实施湿式蚀刻，以将凹部扩大成第二轮廓；以及实施热蚀刻，以将凹部扩大成第三轮廓；然后，在具有第三轮廓的凹部中形成源极-漏极结构。本发明还提供了一种高性能应变源极-漏极结构。
性能应变结构及其制造方法

[发明专利]制造应变源/漏极结构的方法-CN201110135863.6有效
发明人：聂俊峰;蔡明桓;范玮寒;黄益民;郑振辉;蔡瀚霆;吴启明 -专利权人：台湾积体电路制造股份有限公司
申请日： 2011-05-20 - 公布日： 2012-05-16 - 主分类号： H01L21/8238 文献下载
摘要：本发明揭露一种应变源/漏极结构的制造方法。揭露的方法对集成电路组件的近面和尖端深度提供改善的控制。在一个实施方式中，这个方法通过在该组件的源极和漏极区域内形成一个掺杂区域与一个轻掺杂源极和漏极(LDD)区域来达成控制的改善。在掺杂区域植入与轻掺杂源极和漏极(LDD)区域相反类型的杂质。
制造应变结构方法

[发明专利]集成电路组件及其制造方法-CN201010530659.X有效
发明人：蔡明桓;欧阳晖;郑振辉;范玮寒 -专利权人：台湾积体电路制造股份有限公司
申请日： 2010-10-28 - 公布日： 2012-01-11 - 主分类号： H01L21/8238 文献下载
摘要：本发明揭示一种集成电路组件及此集成电路组件的制造方法。所揭示的方法提供集成电路组件在表面近接与顶端深度的改量控制。在一实施例中，此方法通过形成轻掺杂源极与漏极(LDD)区来达成改良的控制，此LDD区作为一蚀刻终止。此LDD区可在进行来形成一凹陷于基材中的蚀刻工艺期间作为蚀刻终止，此凹陷定义出此组件的源极与漏极区。
集成电路组件及其制造方法

[发明专利]具有凹陷沟道的应变半导体装置以及形成该装置的方法-CN201010250734.7无效
发明人：郑振辉;冯家馨;蔡瀚霆;蔡明桓;范玮寒;宋学昌;王海艇;吕伟元;罗先庆;陈冠仲 -专利权人：台湾积体电路制造股份有限公司
申请日： 2010-08-10 - 公布日： 2011-10-19 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种具有应力沟道(strained channel)的半导体装置以及制造该装置的方法。此半导体装置具有形成在沟道凹陷上的栅极。以应力引发材料(stress-inducing material)填入形成于栅极两侧的第一凹陷及第二凹陷，该应力引发材料扩展进入源极/漏极延伸(source/drain extension)与栅极边缘重叠的区域。在一实施例中，沟道凹陷及/或第一与第二凹陷的侧壁可为沿着{111}刻面。本发明相较于其他已知系统可在沟道区显示较高且较均匀的应力。
具有凹陷沟道应变半导体装置以及形成方法

1
共 14 条