“瑞萨电子株式会社”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果2484个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件和电池组-CN202010115370.5有效
发明人：太田毅;坚固山洋平 -专利权人： 瑞萨电子株式会社
申请日： 2020-02-25 - 公布日： 2023-08-29 - 主分类号： H01M10/42 文献下载
摘要：本公开的实施例涉及半导体器件和电池组。为了抑制在电池的长期存放之后的系统关闭的发生。一种半导体器件包括：控制电池单元的充电和放电的控制单元；以及存储指定可以被稳定地提供给设置有电池组的应用系统的电池单元的电源能力的电源能力值的ROM。在电池组从睡眠模式返回之后并且在从系统接收到电源能力值的传输请求之前，控制单元执行将ROM中的电源能力值更新为小于睡眠模式之前的电源能力值的值的电源能力值更新过程。
半导体器件电池组

[发明专利]半导体设备、提供更新数据的方法、接收更新数据的方法以及介质-CN201880082807.0有效
发明人：森山大辅;铃木大辅 -专利权人： 瑞萨电子株式会社;三菱电机株式会社
申请日： 2018-01-19 - 公布日： 2023-08-29 - 主分类号： H04L9/32 文献下载
摘要：一种半导体设备包括存储器(132)、随机数生成电路(135)和控制电路(131)。存储器(132)存储密钥信息，并且随机数生成电路(135)生成第一和第二随机数信号。控制电路(131)根据第一随机数信号和密钥信息生成第六和第七随机数信号，使用用于更新数据的第七随机数信号来生成加密后的更新数据，生成第一随机数信号和第二随机数信号作为待被发送到外部终端设备的请求信号，从外部设备接收第一和第二响应信号作为响应于请求信号的响应信号，并且通过使用第一响应信号、第二随机数信号和第六随机数信号作为输入信号来生成第八随机数信号。当第二响应信号与第八随机数信号彼此匹配时，控制电路(131)为外部终端设备提供加密后的更新数据。
半导体设备提供更新数据方法接收以及介质

[发明专利]半导体装置-CN201711425968.9有效
发明人：海老泽一仁;岸田幸弘 -专利权人： 瑞萨电子株式会社
申请日： 2017-12-26 - 公布日： 2023-08-29 - 主分类号： G06F11/07 文献下载
摘要：本公开涉及半导体装置。本公开的目的是提供能够在半导体装置的实际使用期间执行故障诊断的看门狗定时器。在设置有看门狗定时器的半导体装置中，看门狗定时器包括计数器；在计数值的刷新时间段中将计数器的计数值改变为期望值的计数器控制电路；以及故障诊断模块。故障诊断模块包括在刷新时间段中抑制向看门狗定时器的外部生成复位信号的抑制电路；以及保持复位信号的保持电路。
半导体装置

[发明专利]制造半导体器件的方法-CN202310031450.6在审
发明人：川嶋祥之 -专利权人： 瑞萨电子株式会社
申请日： 2023-01-10 - 公布日： 2023-08-25 - 主分类号： H10B43/35 文献下载
摘要：本公开的各种实施例涉及一种制造半导体器件的方法。第一栅极电极经由包含金属元素的第一绝缘膜形成于半导体衬底上。侧壁绝缘膜形成于第一栅极电极的侧表面上。第二栅极电极经由第二绝缘膜形成于半导体衬底上。第二栅极电极被形成为经由第二绝缘膜与第一栅极电极邻近。第二绝缘膜由具有第三绝缘膜、具有电荷累积功能的第四绝缘膜和第五绝缘膜的堆叠膜制成。第三绝缘膜由于通过热氧化处理对半导体衬底的部分进行氧化而形成于半导体衬底上，并且由于通过热氧化处理对所述侧壁绝缘膜进行氧化而形成于第一栅极电极的侧表面上。
制造半导体器件方法

[发明专利]半导体器件及其制造方法-CN201810284461.4有效
发明人：安孙子雄哉;山口夏生;江口聪司 -专利权人： 瑞萨电子株式会社
申请日： 2018-04-02 - 公布日： 2023-08-25 - 主分类号： H01L29/78 文献下载
摘要：在具有超级结结构的垂直功率MOSFET中，即使n型柱状物区域和p型柱状物区域的纵横比增加来改变p型柱状物区域的杂质浓度，也可以确保功率MOSFET的耐压。P型半导体区域PR1形成在与p型柱状物区域PC1相邻的n型柱状物NC1的侧面上。在该配置中，p型半导体区域PR1从n型柱状物区域NC1的上端部开始形成深度，该深度是从n型柱状物区域NC1的侧面的上端部至下端部的高度的大约一半。这使得包括p型半导体区域PR1和p型柱状物区域PC1的整个p型柱状物区域的侧面倾斜。
半导体器件及其制造方法

[发明专利]半导体器件-CN201810312732.2有效
发明人：坂田贤治;秋叶俊彦;船矢琢央;土屋秀昭;吉田裕一 -专利权人： 瑞萨电子株式会社
申请日： 2018-04-09 - 公布日： 2023-08-25 - 主分类号： H01L23/13 文献下载
摘要：本申请涉及半导体器件。旨在提高半导体器件的可靠性。半导体器件包括印刷电路板和安装在印刷电路板上方的半导体芯片。该半导体芯片包括焊盘、包括露出焊盘的一部分的开口的绝缘膜以及形成在从开口露出的焊盘上方的柱电极。印刷电路板包括端子和包括用于露出端子的一部分的开口的抗蚀剂层。半导体芯片的柱电极和印刷电路板的端子经由焊料层耦合。从绝缘膜的上表面测量柱电极的厚度h1。从抗蚀剂层的上表面测量焊料层的厚度h2。厚度h1大于或等于厚度h2的一半并且小于或等于厚度h2。
半导体器件

[发明专利]半导体装置和制造半导体装置的方法-CN201810673213.9有效
发明人：上田岳洋;冈本康宏 -专利权人： 瑞萨电子株式会社
申请日： 2018-06-27 - 公布日： 2023-08-25 - 主分类号： H01L29/778 文献下载
摘要：本公开涉及半导体装置和制造半导体装置的方法。半导体装置的特性得到改善。一种半导体装置，包括：缓冲层、沟道层和阻挡层的顺序堆叠，并且包括：包括形成在堆叠之上的第四氮化物半导体层的台面部分，以及形成在台面部分的两侧并包括第四氮化物半导体层的薄膜部分的侧部部分。2DEG的产生在台面部分下方被抑制，而在侧部部分下方未被抑制。这样，在台面部分的端部设置禁用2DEG抑制效应的侧部部分，由此从侧部部分的端部到栅极电极的距离增加，使得能够抑制由通过在栅极绝缘膜和台面部分之间形成的不需要的沟道的电流路径而导致的泄漏。
半导体装置制造方法

[发明专利]半导体器件及其制造方法-CN201811603587.X有效
发明人：林伦弘 -专利权人： 瑞萨电子株式会社
申请日： 2018-12-26 - 公布日： 2023-08-25 - 主分类号： H01L29/423 文献下载
摘要：本公开的实施例涉及一种半导体器件及其制造方法。在包括FINFET的分栅MONOS存储器中，防止了由于鳍部的上端处的电场集中而在未选择单元中发生错误写入，并且因此提高了半导体器件的可靠性。在鳍部的上表面与存储单元区域中的控制栅电极和存储栅电极中的每个栅电极之间形成绝缘膜，使得在控制晶体管和存储器晶体管中的每个晶体管的栅极绝缘膜中，鳍部上的部分的厚度大于覆盖鳍部的侧表面的部分的厚度。在其端部处具有鸟喙的绝缘膜被形成为倒圆鳍部的角部。
半导体器件及其制造方法

[发明专利]半导体器件及制造半导体器件的方法-CN201710831852.9有效
发明人：山下朋弘 -专利权人： 瑞萨电子株式会社
申请日： 2017-09-15 - 公布日： 2023-08-25 - 主分类号： H10B43/30 文献下载
摘要：由鳍式FET构成的分栅式MONOS存储器的栅电极的电阻被降低。分栅式MONOS存储器的存储栅电极由在鳍上依次形成的第一多晶硅膜、金属膜和第二多晶硅膜形成。在横向上彼此相邻的鳍部之间的沟槽中填充有包括第一多晶硅膜、金属膜和第二多晶硅膜的层叠膜，而不是只填充有第一多晶硅膜。
半导体器件制造方法

[发明专利]供电系统和协商控制器-CN201710874030.9有效
发明人：大谷聪 -专利权人： 瑞萨电子株式会社
申请日： 2017-09-25 - 公布日： 2023-08-25 - 主分类号： H02J4/00 文献下载
摘要：本公开涉及供电系统和协商控制器。根据一个实施例的供电系统包括：包括在受电装置中的协商控制器；包括在供电装置中的协商控制器；以及确定单元，确定是否允许从供电装置向受电装置供电。受电装置中的协商控制器包括信息获取单元，其获取用于确定是否允许供电的信息。确定单元使用在信息获取单元中获取的信息来确定是否允许从供电装置进行供电。供电装置中的协商控制器根据确定单元中的确定结果控制对受电装置的电力供应。确定单元设置在供电装置和受电装置中的至少一个中。
供电系统协商控制器

[发明专利]半导体装置-CN201810634259.X有效
发明人：盐泽健治;中村好秀;李拓也;中台浩;国分彻也;佐佐木宏幸 -专利权人： 瑞萨电子株式会社
申请日： 2018-06-20 - 公布日： 2023-08-25 - 主分类号： G06F11/277 文献下载
摘要：本公开涉及半导体装置。相关的半导体装置具有不能进行具有高缺陷再现性的分析处理的问题。根据一个实施例，半导体装置1包括使用第一本地存储器区111执行存储在第一代码区121中的第一程序UP1的第一运算核心101和使用第二本地存储器区121执行存储在第二代码区121中的第二程序UP2的第二运算核心102。在分析模式中，半导体装置1执行使第一运算核心101和第二运算核心102两者都执行第一程序UP1的第一分析处理和使第一运算核心101和第二运算核心102两者都执行第二程序UP2的第二分析处理，并且对从第一分析处理和第二分析处理获取的多个运算结果数据片段AD1和AD2进行比较，从而获取用于缺陷分析的分析信息。
半导体装置

[发明专利]半导体器件以及制造半导体器件的方法-CN201711419388.9有效
发明人：鸣海俊一 -专利权人： 瑞萨电子株式会社
申请日： 2017-12-25 - 公布日： 2023-08-25 - 主分类号： H10B43/35 文献下载
摘要：本发明涉及一种半导体器件以及制造半导体器件的方法，其改进了具有非易失性存储器的半导体器件的特性。高介电常数膜设置在存储器栅电极和鳍之间的绝缘膜上作为非易失性存储器的部件。高介电常数膜设置在鳍的顶部以及元件隔离区的顶部上，但未设置在鳍的侧表面上。以此方式，因为高介电常数膜设置在鳍的顶部以及元件隔离区的顶部上，因此能缓和鳍的上角部和下角部中的每个附近的电场，导致干扰特性的改善。
半导体器件以及制造方法

[发明专利]半导体器件及其制造方法-CN202211684551.5在审
发明人：中西翔;小泽航大 -专利权人： 瑞萨电子株式会社
申请日： 2022-12-27 - 公布日： 2023-08-22 - 主分类号： H01L21/28 文献下载
摘要：本公开涉及一种半导体器件及其制造方法。公开了一种用于增强半导体衬底与覆盖其背表面的背表面电极之间的粘附性的技术。特别地，该增强粘附性技术包括：提供具有主表面和与主表面相对的背表面的半导体衬底SB，背表面包括n型硅；在半导体衬底SB的背表面上形成第一金属层，第一金属层包括镍和钒，钒的热扩散系数小于镍的热扩散系数；对半导体衬底执行热处理，以使半导体衬底中包含的硅与第一金属层中包含的镍反应以形成与半导体衬底的背表面接触的NiSiV；以及在NiSiV层上形成包含钛的第二金属。
半导体器件及其制造方法

[发明专利]半导体装置及其制造方法-CN201810658951.6有效
发明人：吉富敦司;川岛祥之 -专利权人： 瑞萨电子株式会社
申请日： 2018-06-20 - 公布日： 2023-08-22 - 主分类号： H10B43/00 文献下载
摘要：本公开涉及半导体装置及其制造方法。本发明的目的之一在于提供一种半导体装置，该半导体装置通过将包括鳍式晶体管的MONOS存储器的鳍的形状导致的电子和空穴到电荷累积膜中的注入分布的不均匀性缓和来具有改善的可靠性。在形成在鳍之上的构造存储器单元的存储器栅极电极中，与ONO膜邻接的覆盖鳍的上表面的部分和与ONO膜邻接的覆盖鳍的侧表面的部分分别由功函数不同的电极材料制成，它们之间的边界表面位于鳍的上表面下方。
半导体装置及其制造方法

[发明专利]半导体器件及其制造方法-CN201811364991.6有效
发明人：井上真雄 -专利权人： 瑞萨电子株式会社
申请日： 2018-11-14 - 公布日： 2023-08-22 - 主分类号： H01L29/51 文献下载
摘要：本公开的实施例涉及半导体器件及其制造方法。改善了存储器元件的半导体器件的性能。在半导体衬底之上，经由用于存储器元件的栅极绝缘膜的整个绝缘膜形成用于存储器元件的栅电极。整个绝缘膜具有第一绝缘膜、在第一绝缘膜之上的第二绝缘膜、在第二绝缘膜之上的第三绝缘膜、在第三绝缘膜之上的第四绝缘膜和在第四绝缘膜之上的第五绝缘膜。第二绝缘膜是具有电荷累积功能的绝缘膜。第一绝缘膜和第三绝缘膜中的每个绝缘膜的带隙大于第二绝缘膜的带隙。第三绝缘膜是包括包含金属元素和氧的高介电常数材料的多晶膜。第五绝缘膜是包括与用于第三绝缘膜的材料相同的材料的多晶膜。第四绝缘膜包括与用于第三绝缘膜的材料不同的材料。
半导体器件及其制造方法