“新加坡商格罗方德半导体私人有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果102个，建议您升级VIP下载更多相关专利

[发明专利]低导通电阻的高电压金属氧化物半导体晶体管-CN201910040363.0有效
发明人：文南七;金庭模;翁向扬;R·V·普拉克赫 -专利权人： 新加坡商格罗方德半导体私人有限公司
申请日： 2019-01-16 - 公布日： 2022-06-21 - 主分类号： H01L29/06 文献下载
摘要：本发明涉及低导通电阻的高电压金属氧化物半导体晶体管，所揭示为一种具有低导通电阻的高电压晶体管。该晶体管可包括位在该晶体管的漏极底下漂移区中的至少一个切出区。该切出区没有将该漏极连接至通道的漂移阱。切出区可沿着该晶体管的该漏极区的宽度方向分布。该晶体管可替代地或更包括围绕装置区的垂直多晶硅板。可将该垂直多晶硅板实施为深沟槽隔离区。该深沟槽隔离区包括以绝缘环内衬并以多晶硅填充的深沟槽。该垂直多晶硅板降低导通电阻，以提升装置效能。
通电电压金属氧化物半导体晶体管

[发明专利]用于位单元中非易失性存储器元件的多级单元配置-CN202111286472.4在审
发明人： D·J·J·洛;R·K·莱迪;陈学深 -专利权人： 新加坡商格罗方德半导体私人有限公司
申请日： 2021-11-02 - 公布日： 2022-06-10 - 主分类号： H01L27/24 文献下载
摘要：本发明涉及用于位单元中非易失性存储器元件的多级单元配置，揭示了包括非易失性存储器元件的结构和制造包括非易失性存储器元件的结构的方法。第一、第二和第三非易失性存储器元件各自包括第一电极、第二电极、及在第一电极和第二电极之间的切换层。第一位线耦合到第一非易失性存储器元件的第一电极和第二非易失性存储器元件的第一电极。第二位线耦合到第三非易失性存储器元件的第一电极。
用于单元非易失性存储器元件多级配置

[发明专利]磁场传感器和制造磁场传感器的方法-CN202111132926.2在审
发明人：郑萍;卓荣发;孙永顺 -专利权人： 新加坡商格罗方德半导体私人有限公司
申请日： 2021-09-27 - 公布日： 2022-05-31 - 主分类号： G01R33/00 文献下载
摘要：本发明涉及磁场传感器和制造磁场传感器的方法，该磁场传感器可包含具有平坦表面的半导体结构以及第一、第二及第三感测装置。该半导体结构可包含其中具有二维电子气的半导体构件及设置在该半导体构件上的绝缘体构件。该第一感测装置可配置为感测沿平行于该平坦表面的第一轴的磁场。该第二感测装置可配置为感测沿着平行于该平坦表面且正交于该第一轴的第二轴的磁场。该第三感测装置可配置为感测沿与该平坦表面成直角的第三轴的磁场。该第一、第二及第三感测装置中的每个可形成于该半导体结构中，且可包含从该绝缘体构件延伸到该二维电子气的电极。
磁场传感器制造方法

[发明专利]晶体管和制造晶体管的方法-CN202111067680.5在审
发明人：雷嘉成;J·J·杰里;L·S·素赛;陈学深 -专利权人： 新加坡商格罗方德半导体私人有限公司
申请日： 2021-09-13 - 公布日： 2022-05-13 - 主分类号： H01L29/778 文献下载
摘要：本发明涉及晶体管和制造晶体管的方法，晶体管可以包括缓冲层、缓冲层上的源极和漏极接触件、缓冲层上的阻挡层、阻挡层上的导电构件、介电堆叠和栅极金属。阻挡层可以在源极接触件和漏极接触件之间。导电构件可以包括p掺杂的III‑V族化合物。介电堆叠可以在阻挡层上和在导电构件上。介电堆叠可以包括第一介电层和在第一介电层上的第二介电层。第一和第二沟槽可以分别穿过介电堆叠延伸到导电构件和第一介电层。栅极金属可以在介电堆叠上，并且可以通过第一沟槽接触导电构件并且可以通过第二沟槽接触第一介电层。
晶体管制造方法

[发明专利]二极管装置及形成二极管装置的方法-CN202111073955.6在审
发明人：林启荣;郭克文;S·罗伊 -专利权人： 新加坡商格罗方德半导体私人有限公司
申请日： 2021-09-14 - 公布日： 2022-04-15 - 主分类号： H01L31/107 文献下载
摘要：本发明涉及二极管装置及形成二极管装置的方法，可提供一种二极管装置，包括半导体衬底，该半导体衬底包括设置在其中的阱区，设置在阱区内的第一掺杂区和第二掺杂区，设置在第一掺杂区内的第一接触区，以及设置在第一掺杂区内的隔离结构，其中氧化层可内衬于隔离结构的表面。第一掺杂区和第一接触区可具有第一导电类型，并且阱区和第二掺杂区可具有和第一导电类型不同的第二导电类型。第一接触区的掺杂浓度可高于第一掺杂区的掺杂浓度，并且第一掺杂区的一部分可设置在第一接触区及阱区之间。
二极管装置形成方法

[发明专利]具有沟槽形选择栅极的分栅闪存单元-CN202111101296.2在审
发明人：蔡新树;陈学深;卓荣发;郭克文 -专利权人： 新加坡商格罗方德半导体私人有限公司
申请日： 2021-09-18 - 公布日： 2022-03-29 - 主分类号： H01L27/11521 文献下载
摘要：本发明涉及具有沟槽形选择栅极的分栅闪存单元，揭示了用于分栅闪存单元的结构和形成用于分栅闪存单元的结构的方法。在半导体基板中形成沟槽。在半导体基板中形成第一和第二源极/漏极区域。第一栅极横向位于沟槽和第二源极/漏极区域之间，且第二栅极包括沟槽内的部分。第一源极/漏极区域位于沟槽下方的半导体基板中。介电层位于沟槽内的第二栅极的部分和半导体基板之间。
具有沟槽选择栅极闪存单元

[发明专利]具有多厚度缓冲介电层的扩展漏极金属氧化物半导体设备-CN202110929600.6在审
发明人：文峰雄;U·辛格;高正茂 -专利权人： 新加坡商格罗方德半导体私人有限公司
申请日： 2021-08-13 - 公布日： 2022-03-15 - 主分类号： H01L29/06 文献下载
摘要：本发明涉及具有多厚度缓冲介电层的扩展漏极金属氧化物半导体设备，提供一种扩展漏极金属氧化物半导体设备的结构和用于形成扩展漏极金属氧化物半导体设备的结构的方法。在基板中形成第一源极/漏极区域和第二源极/漏极区域，并且在所述基板上方形成栅极电极。栅极电极具有侧壁，并且栅极电极横向定位在所述第一源极/漏极区域和所述第二源极/漏极区域之间。形成缓冲介电层，包含具有位于基板和栅极电极之间的第一部分的第一介电层。介电层还具有位于横向位于栅极电极的侧壁与第一源极/漏极区域之间的基板上的第二部分。所述介电层的第一部分具有第一厚度，并且第一介电层的第二部分具有小于第一厚度的第二厚度。
具有厚度缓冲介电层扩展金属氧化物半导体设备

[发明专利]具有多个输入端子的电阻式存储器元件-CN202111008771.1在审
发明人：王蓝翔;陈学深;卓荣发 -专利权人： 新加坡商格罗方德半导体私人有限公司
申请日： 2021-08-31 - 公布日： 2022-03-01 - 主分类号： H01L45/00 文献下载
摘要：本发明涉及具有多个输入端子的电阻式存储器元件，揭示了电阻式存储器元件的结构以及形成电阻式存储器元件的结构的方法。该电阻式存储器元件具有第一电极、第二电极、第三电极、以及开关层。该第一电极与该开关层耦接，该第二电极与该开关层的侧表面耦接，且该第三电极与该开关层耦接。
具有输入端子电阻存储器元件

[发明专利]具有嵌埋于开关层内的导电岛的电阻式存储器元件-CN202111020029.2在审
发明人： D·J·J·洛;卓荣发;陈学深 -专利权人： 新加坡商格罗方德半导体私人有限公司
申请日： 2021-09-01 - 公布日： 2022-03-01 - 主分类号： H01L27/24 文献下载
摘要：本发明涉及具有嵌埋于开关层内的导电岛的电阻式存储器元件，揭示了电阻式存储器元件的结构以及形成电阻式存储器元件的结构的方法。该电阻式存储器元件包括第一开关层、第二开关层、导电间隙壁、第一电极、以及第二电极。该第一开关层包括位于该第一电极与该导电间隙壁之间的部分，该第二开关层包括位于该第二电极与该导电间隙壁之间的部分，且该导电间隙壁位于该第一开关层的该部分与该第二开关层的该部分之间。
具有开关导电电阻存储器元件

[发明专利]半导体装置及其形成方法-CN202110971798.4在审
发明人： B·W·文;J·M·具 -专利权人： 新加坡商格罗方德半导体私人有限公司
申请日： 2021-08-24 - 公布日： 2022-02-25 - 主分类号： H01L29/06 文献下载
摘要：本发明揭示了一种半导体装置及其形成方法，该半导体装置可包括具有源极区域和漏极区域的基板，以及设置在该基板上方且位于该源极区域和该漏极区域之间的栅极。第一层间介电(ILD)层可以至少部分地设置在该基板和该栅极上方。导电场板可设置在该第一层间介电层上方。至少一个漏极触点可延伸穿过该漏极区域上方的该第一层间介电层并可耦合到该导电场板。漏极捕获结构可设置在该第一层间介电层中且邻近该漏极区域，该漏极捕获结构具有包含气隙的沟槽，其中，该漏极捕获结构与该栅极的侧壁横向隔开。
半导体装置及其形成方法

[发明专利]用于静电放电保护应用的横向扩散金属氧化物半导体装置-CN202110811656.1在审
发明人： P·马哈詹;E·X·M·刘;黄庆真 -专利权人： 新加坡商格罗方德半导体私人有限公司
申请日： 2021-07-19 - 公布日： 2022-02-22 - 主分类号： H01L29/78 文献下载
摘要：本发明涉及用于静电放电保护应用的横向扩散金属氧化物半导体装置，提供用于横向扩散的金属氧化物半导体装置的结构和形成用于横向扩散的金属氧化物半导体装置的结构的方法。第一源极/漏极区域和第二源极/漏极区域形成于基板中，栅极电极形成于基板上方，互连结构形成于基板上方，并且掺杂区域设置在第一源极/漏极区域下方的基板中。栅极电极横向位于第一源极/漏极区域和第二源极/漏极区域之间，并且互连结构包括连接至第一源极/漏极区域的接触件。掺杂区域具有与接触件横向间隔一距离的侧边。
用于静电放电保护应用横向扩散金属氧化物半导体装置

[发明专利]具有多层级单元配置的非易失性存储器元件-CN202110640589.1在审
发明人： D·J·J·洛;卓荣发;陈学深 -专利权人： 新加坡商格罗方德半导体私人有限公司
申请日： 2021-06-09 - 公布日： 2021-12-10 - 主分类号： H01L45/00 文献下载
摘要：本发明涉及具有多层级单元配置的非易失性存储器元件，提供包括非易失性存储器元件的结构，以及制造包括非易失性存储器元件的结构的方法。第一非易失性存储器元件包括第一电极、第二电极、以及第一电极与第二电极之间的切换层。第二非易失性存储器元件包括第一电极、第二电极、以及第一电极与第二电极之间的切换层。第一位线耦合至第一非易失性存储器元件的第一电极，以及耦合至第二非易失性存储器元件的第一电极。第二位线耦合至第一非易失性存储器元件的第二电极。
具有多层单元配置非易失性存储器元件

[发明专利]晶体管装置及形成晶体管装置的方法-CN202110529061.7在审
发明人： B·W·文;J·M·具 -专利权人： 新加坡商格罗方德半导体私人有限公司
申请日： 2021-05-14 - 公布日： 2021-11-19 - 主分类号： H01L29/78 文献下载
摘要：本申请涉及晶体管装置及形成晶体管装置的方法。可提供一种LDMOS晶体管装置，包括其中设有导电区的衬底，设于该衬底内的第一隔离结构，设于该导电区内的源区与漏区，设于该源区与该漏区之间的第二隔离(局部隔离)结构，以及至少部分设于该第二隔离结构内的栅极结构。该第一隔离结构可沿该导电区的边界的至少一部分延伸，且该第二隔离结构的深度可小于该第一隔离结构的深度。在使用期间，可沿设于该第二隔离(局部隔离)结构内的该栅极结构的侧面的至少一部分形成电子流的沟道。
晶体管装置形成方法

[发明专利]高电子迁移率晶体管的结构及相关方法-CN202110500018.8在审
发明人：雷嘉成;L·S·素赛;J·J·杰里 -专利权人： 新加坡商格罗方德半导体私人有限公司
申请日： 2021-05-08 - 公布日： 2021-11-09 - 主分类号： H01L29/778 文献下载
摘要：高电子迁移率晶体管的结构和形成高电子迁移率晶体管的结构的方法。高电子迁移率晶体管具有第一半导体层、沿界面邻接第一半导体层的第二半导体层、栅极电极和源/漏区域。绝缘区域设置在第一半导体层和第二半导体层中。绝缘区域在横向位于栅极电极和源/漏区域之间的位置处延伸穿过界面。
电子迁移率晶体管结构相关方法

[发明专利]静电放电保护装置和形成静电放电保护装置的方法-CN202110295454.6在审
发明人：曾杰;R·库马尔 -专利权人： 新加坡商格罗方德半导体私人有限公司
申请日： 2021-03-19 - 公布日： 2021-10-22 - 主分类号： H01L27/02 文献下载
摘要：本申请涉及静电放电保护装置和形成静电放电保护装置的方法，提供一种静电放电(ESD)保护装置，包括具有设置于其中的导电区域的基板，设置在导电区域内的第一终端区域和第二终端区域，以及场分布结构。所述场分布结构可包括设置在位于第一终端区域和第二终端区域之间的导电区域内的中间区域，设置在中间区域上方的隔离元件，设置在隔离元件上方的第一导电板和第二导电板。第一导电板可电性连接第一终端区域，而第二导电板可电性连接第二终端区域。
静电放电保护装置形成方法