专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果14个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体装置-CN202310267630.4在审
  • 郑文泳;李基硕;崔贤根;卢亨俊;李相昊 - 三星电子株式会社
  • 2023-03-20 - 2023-10-17 - H10B12/00
  • 一种半导体装置可包括:衬底,其包括第一连接区和第二连接区之间的存储器单元区;栅电极,其在第一方向上延伸并且包括在第一连接区上具有台阶结构的第一焊盘区;背栅电极,其位于栅电极之间并且在与第一方向相反的方向上延伸;竖直导电图案,其在衬底的存储器单元区上在竖直方向上延伸并且在第一方向上彼此间隔开;以及有源层,其在衬底的存储器单元区上位于栅电极和背栅电极之间。有源层可在与第一方向相交的第二方向上延伸,并且可电连接到竖直导电图案。背栅电极可包括在第二连接区上具有台阶结构的第二焊盘区。
  • 半导体装置
  • [发明专利]半导体存储器件-CN202310085613.9在审
  • 崔贤根;李基硕;李亥濬;郑承宰 - 三星电子株式会社
  • 2023-01-18 - 2023-09-29 - H10B12/00
  • 半导体存储器件可以包括:下层,包括第一区域和第二区域,下层沿第一方向和垂直于第一方向的第二方向延伸;以及堆叠,包括沿垂直于第一方向和第二方向的第三方向交替堆叠的字线和层间绝缘图案,该堆叠具有在第二区域上的阶梯结构。字线可以沿第一方向从第一区域延伸到第二区域。每条字线可以包括在第一区域中的彼此平行延伸的子栅电极,以及在第二区域中的共同连接到子栅电极的字线焊盘。
  • 半导体存储器件
  • [发明专利]半导体存储器件-CN202010348098.5有效
  • 慎重赞;金志永;金熙中;安泰炫;赵银珠;崔贤根;韩相然 - 三星电子株式会社
  • 2020-04-28 - 2023-07-25 - H10B41/10
  • 公开了一种半导体存储器件,其包括:堆叠结构,包括垂直地堆叠在衬底上的层,每个层包括在第一方向上延伸的位线和在第二方向上从位线延伸的半导体图案;栅电极,在穿透堆叠结构的孔中,并沿着半导体图案的堆叠延伸;垂直绝缘层,覆盖栅电极并填充孔;以及数据存储元件,电连接到半导体图案。数据存储元件包括第一电极和第二电极,第一电极在垂直绝缘层的第一凹陷中并具有其一端敞开的圆筒形状,第二电极包括在第一电极的圆筒中的第一突起和在垂直绝缘层的第二凹陷中的第二突起。
  • 半导体存储器件
  • [发明专利]半导体存储器件-CN202211547867.X在审
  • 李基硕;崔贤根;姜奇材;金根楠;任遂彬;郑文泳;郑承宰 - 三星电子株式会社
  • 2022-12-05 - 2023-06-09 - H10B43/35
  • 半导体存储器件可以包括单元阵列结构和外围电路结构,该单元阵列结构可以包括存储单元阵列和电连接到存储单元阵列的第一接合焊盘,该存储单元阵列包括三维排列的存储单元,该外围电路结构可以包括外围电路和接合到第一接合焊盘的第二接合焊盘。单元阵列结构可以包括:下电介质层,具有第一表面和与第一表面相反的第二表面;堆叠结构,包括在垂直方向上堆叠在下电介质层的第一表面上的水平电极;垂直结构,包括在垂直方向上延伸并与水平电极交叉的垂直导电图案;以及在下电介质层的第二表面上的输入/输出焊盘。
  • 半导体存储器件
  • [发明专利]半导体存储器件-CN202211547941.8在审
  • 李基硕;姜泰逵;金根楠;朴成珉;安泰炫;李常铉;张殷硕;郑文泳;郑义撤;崔贤根 - 三星电子株式会社
  • 2022-12-05 - 2023-06-09 - H10B12/00
  • 一种半导体存储器件包括:字线,平行于半导体基板的顶表面延伸;沟道图案,与字线交叉并具有平行于所述顶表面的长轴;位线,垂直于所述顶表面延伸并与沟道图案的第一侧表面接触;以及数据存储元件,与沟道图案的与第一侧表面相反的第二侧表面接触。沟道图案包括与位线相邻的第一掺杂区域、与数据存储元件相邻的第二掺杂区域以及在第一掺杂区域和第二掺杂区域之间并与字线重叠的沟道区域。第一掺杂区域和第二掺杂区域中的至少一个包括与沟道区域相邻的低浓度区域和与沟道区域间隔开的高浓度区域。
  • 半导体存储器件
  • [发明专利]半导体存储器装置-CN202211483775.X在审
  • 郑义撤;李基硕;卢元基;崔贤根 - 三星电子株式会社
  • 2022-11-24 - 2023-06-06 - H10B12/00
  • 可以提供一种导体存储器装置,所述半导体存储器装置包括:晶体管主体,沿第一水平方向延伸并且包括沿第一水平方向顺序地布置的第一源/漏区、单晶沟道层和第二源/漏区;栅电极层,沿与第一水平方向正交的第二水平方向延伸并且覆盖单晶沟道层的上表面和下表面;位线,连接到第一源/漏区,沿竖直方向延伸,并且沿第二水平方向具有第一宽度;间隔件,覆盖第一源/漏区的上表面和下表面,并且具有大于第一宽度的第二宽度;以及单元电容器,沿第一水平方向相对于晶体管主体位于与位线相对的一侧上,并且包括下电极层、上电极层和电容器介电层,电容器介电层位于下电极层与上电极层之间。
  • 半导体存储器装置
  • [发明专利]半导体存储器件-CN202211478284.6在审
  • 崔贤根;李基硕 - 三星电子株式会社
  • 2022-11-23 - 2023-06-06 - H10B41/30
  • 根据本发明构思的一些实施例,半导体存储器件包括:多个模制绝缘层,位于衬底上并且彼此间隔开;多个半导体图案,分别位于所述多个模制绝缘层中的彼此相邻的模制绝缘层之间;多个栅电极,位于所述多个半导体图案中的相应的半导体图案上;信息存储元件,包括电连接到所述多个半导体图案中的每一者的第一电极、位于第一电极上的第二电极以及位于第一电极和第二电极之间的电容器电介质膜;位线,位于衬底上并且接触半导体图案;以及绝缘缓冲膜,位于第一电极和第二电极之间,并且位于所述多个模制绝缘层中的相应的模制绝缘层的侧壁上。
  • 半导体存储器件
  • [发明专利]半导体存储器件-CN202111338530.3在审
  • 崔贤根;李基硕;郑承宰;慎重赞;安泰炫;郑文泳;韩相然 - 三星电子株式会社
  • 2021-11-12 - 2022-06-03 - H01L27/108
  • 一种半导体存储器件包括:位线,在基板上在垂直方向上延伸;晶体管主体部分,包括在第一水平方向上依次布置的第一源极‑漏极区、单晶沟道层和第二源极‑漏极区,并且连接到位线;栅电极层,在垂直于第一水平方向的第二水平方向上延伸;栅极电介质层,在栅电极层和单晶沟道层之间并覆盖单晶沟道层的至少上表面和下表面;以及单元电容器,包括下电极层、电容器电介质层和上电极层,在第一水平方向上在晶体管主体的与位线相反的一侧并且连接到第二源极‑漏极区。
  • 半导体存储器件
  • [发明专利]半导体存储器件-CN202110829327.X在审
  • 崔贤根;文钟淏;俞瀚植;李基硕;张诚桓;郑承宰;郑义撤;安泰炫;韩相然;黄有商 - 三星电子株式会社
  • 2021-07-22 - 2022-02-18 - H01L27/11573
  • 半导体存储器件可以包括:外围电路结构,该外围电路结构包括在第一区域中集成在半导体衬底上的外围电路和设置在第二区域中的第一键区;堆叠,提供在外围电路结构的第一区域上,该堆叠包括在第一方向上延伸并垂直地堆叠的多条第一导电线;覆盖该堆叠的上绝缘层;提供在上绝缘层上的互连层;穿透插塞,与堆叠间隔开,并且被提供为穿透上绝缘层以将互连层连接到外围电路结构的外围电路;模制结构,提供在外围电路结构的第二区域上,并且在第一方向上与堆叠间隔开;以及穿透结构,提供为穿透模制结构并与第一键区垂直地重叠。
  • 半导体存储器件

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top