“吕瑞霖”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果17个，建议您升级VIP下载更多相关专利

[发明专利]半导体装置的制造方法-CN201610073065.8有效
发明人：张帅;洪波;吕瑞霖 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2016-02-02 - 公布日： 2020-05-29 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了半导体装置的制造方法，涉及半导体领域。该方法包括：提供衬底结构，该衬底结构包括用于器件的一个或多个结构，所述一个或多个结构每一个包括位于衬底中的被沟槽分隔的有源区、位于有源区上的绝缘层、以及位于绝缘层上的硬掩模层，所述一个或多个结构包括用于第一类型器件的第一结构；对第一结构执行第一离子注入；对硬掩模层和绝缘层进行后缩处理，形成后缩的硬掩模层和后缩的绝缘层，从而暴露有源区的边缘角部；对边缘角部进行圆角处理。本发明的制造方法可以使得有源区的边缘角部被圆角处理的更圆滑，减小边缘角部的电场集中效应，从而提高器件的可靠性。
半导体装置制造方法

[发明专利]晶体管及其形成方法-CN201410437401.3有效
发明人：邱慈云;施雪捷;辜良智;吕瑞霖;魏琰;刘欣;蔡建祥 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2014-08-29 - 公布日： 2018-10-16 - 主分类号： H01L27/092 文献下载
摘要：一种晶体管及其形成方法，其中，晶体管的形成方法，包括：提供包括相邻接的第一区域、第二区域和第三区域的半导体衬底；进行阱区离子注入，在所述半导体衬底内形成阱区；进行沟道区离子注入，在第一区域中的阱区表面内形成第一掺杂区；在所述第一区域的半导体衬底上形成栅极结构，所述栅极结构覆盖第一区域中的第一掺杂区；进行浅掺杂离子注入，在栅极结构一侧的第二区域的半导体衬底内形成浅掺杂源区，在栅极结构另一侧的第三区域的半导体衬底内形成浅掺杂漏区；在浅掺杂源区上形成抬高源区，在浅掺杂漏区上形成抬高漏区。本发明的方法减小了源区和漏区与沟道区以及衬底之间的寄生电容。
晶体管及其形成方法

[发明专利]半导体存储器件及其制作方法-CN201410042210.7有效
发明人：周儒领;张庆勇;詹奕鹏;吕瑞霖 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2014-01-28 - 公布日： 2018-03-30 - 主分类号： H01L27/11517 文献下载
摘要：一种半导体存储器件及其制作方法，所述半导体存储器件包括多个双晶体管闪存单元，每个双晶体管闪存单元包括半导体衬底；位于半导体衬底上分立的存储晶体管栅极堆叠结构和选择晶体管栅极堆叠结构；位于相邻的选择晶体管栅极堆叠结构之间的半导体衬底中的第一掺杂区；位于相邻的存储晶体管栅极堆叠结构之间的半导体衬底中的第二掺杂区；位于存储晶体管栅极堆叠结构上的第一金属插塞；位于选择晶体管栅极堆叠结构上的第二金属插塞；依次位于第一掺杂区上的第一导电层和第三金属插塞；依次位于第二掺杂区上的第二导电层和第四金属插塞。本发明可降低金属插塞的制作难度，简化源极下方对应的有源区的结构设计，利于器件的小型化以及工艺的简单化。
半导体存储器件及其制作方法

[发明专利]LDMOS晶体管及其形成方法-CN201310231955.3有效
发明人：邱慈云;吕瑞霖;蔡建祥 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-06-09 - 公布日： 2018-03-06 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种LDMOS晶体管及其形成方法，其中LDMOS晶体管包括具有阱区的衬底；位于阱区内的漏区；位于阱区内、环绕所述漏区的环形源区；位于所述衬底上的环形栅介质层、位于环形栅介质层上的环形栅极，漏区位于所述栅极内侧，源区位于所述栅极外侧；还包括位于所述栅极内侧阱区内的漂移区，漏区位于所述漂移区内，所述漂移区和所述栅极内侧边缘部分在垂直衬底表面方向上具有环形叠置部分；位于所述漂移区内的至少一个环形隔离结构，所述隔离结构环绕所述漏区，最外圈所述隔离结构和所述栅极内侧边缘部分在垂直衬底表面方向上具有环形叠置部分。采用本发明的方法，可以减小LDMOS晶体管在芯片上的占用面积。
ldmos 晶体管及其形成方法

[发明专利]半导体结构及其形成方法、SRAM存储单元、SRAM存储器-CN201210393117.1有效
发明人：邱慈云;吕瑞霖;蔡建祥 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2012-10-16 - 公布日： 2017-12-01 - 主分类号： H01L27/11 文献下载
摘要：一种半导体结构及其形成方法、SRAM存储单元、SRAM存储器。半导体结构，包括形成于半导体衬底上的至少两个相邻晶体管；两个相邻晶体管的栅极、位于两个相邻晶体管栅极之间的掺杂区围成一开口；覆盖于开口底部和侧壁上的导电层。另一种半导体结构，包括形成于半导体衬底上的第一晶体管和第二晶体管；第一晶体管的栅极中绝缘层仅覆盖栅电极层远离第二晶体管掺杂区的一部分；绝缘层、绝缘层露出的第一晶体管的栅电极层、第二晶体管掺杂区、第二晶体管的栅极围成一开口；覆盖于开口底部和侧壁上的导电层。本发明还提供所述半导体结构的形成方法、包括所述半导体结构的SRAM存储单元和SRAM存储器。本发明能减小半导体结构面积。
半导体结构及其形成方法 sram 存储单元存储器

[发明专利]半导体器件及其形成方法-CN201210364952.2有效
发明人：邱慈云;吕瑞霖;黄晨;范建国 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2012-09-26 - 公布日： 2016-12-21 - 主分类号： H01L21/28 文献下载
摘要：一种半导体器件及其形成方法，半导体器件的形成方法包括形成导电的半导体层，覆盖基底、位于基底上的栅极；形成导电的半导体层后，对所述基底进行离子注入，在所述栅极两侧的基底中形成源极和漏极，源极和漏极中的离子浓度相同。导电的半导体层将接触插栓和源极、漏极电连接的位置垫高，相当于拓宽了接触插栓可以容纳的空间，因此，相对于现有技术相邻两栅极之间的距离可以减小，半导体器件的集成度相对于现有技术可以进一步提高。而且，导电的半导体层不会使源极和漏极的离子浓度不一致。
半导体器件及其形成方法

[发明专利]半导体器件及其制作方法-CN201410045880.4在审
发明人： 吕瑞霖;辜良智;李由 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-02-08 - 公布日： 2015-08-12 - 主分类号： H01L29/872 文献下载
摘要：本发明公开了一种半导体器件及其制作方法。该半导体器件包括：半导体衬底；掺杂阱，其形成在所述半导体衬底中且具有第一导电类型；隔离结构，其在所述掺杂阱内横向地将所述掺杂阱划分为第一区和第二区；环形掺杂区，其形成在所述第一区的横向边缘且具有与所述第一导电类型相反的第二导电类型；以及金属硅化物层，其形成在所述第一区对应的半导体衬底的表面上。本发明通过在有源区增加环形掺杂区，使得当施加反向偏压时在耗尽区形成了普通的PN结，该PN结将与肖特基二极管的结串联，因此，可以提高总的击穿电压。此外，还可以提高带带隧穿诱导的热电子效率，以有助于提高P型闪存的程序速度。
半导体器件及其制作方法

[发明专利]CMOS反相器-CN201310713406.X在审
发明人：林爱梅;吕瑞霖;王鹢奇 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-12-20 - 公布日： 2015-06-24 - 主分类号： H01L27/092 文献下载
摘要：一种CMOS反相器，所述CMOS反相器包括：NMOS晶体管，所述NMOS晶体管包括：第一有源区、包围所述第一有源区的第一隔离结构、第一栅极结构，所述第一栅极结构包括若干平行排列的第一部分和与所述第一部分垂直相连的第二部分，所述第二部分和第一部分的首尾顺次连接形成单向连续的第一栅极结构，所述第一栅极结构的第一部分横跨在第一有源区表面；PMOS晶体管，所述PMOS晶体管包括：第二有源区，包围所述第二有源区的第二隔离结构、位于第二有源区表面的第二栅极结构，所述第二栅极结构的一端与NMOS晶体管的第一栅极结构的一端连接。所述CMOS反相器的延迟时间较短。
cmos 反相器

[发明专利]PMOS器件及其制作方法-CN201310464318.0在审
发明人：林爱梅;吕瑞霖 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-09-30 - 公布日： 2015-04-15 - 主分类号： H01L21/336 文献下载
摘要：一种PMOS器件的制作方法，包括提供衬底；在衬底中形成隔离结构、在衬底上方形成栅极和侧墙，并在所述衬底中形成源区以及漏区；在所述源区、漏区以及所述侧墙的表面形成硅层；使所述硅层转化为硅化物接触层；在所述硅化物接触层上形成导电插塞。本发明还提供一种PMOS器件，包括衬底；形成于所述衬底中的隔离结构、源区以及漏区；位于源区以及漏区之间衬底上的栅极以及侧墙；形成于所述源区、漏区和侧墙表面的硅化物接触层；形成于所述硅化物接触层上的导电插塞。本发明的有益效果在于，即使导电插塞位置偏离，也不会发生所述导电插塞与所述源区或者漏区断开的情况，源区、漏区的尺寸能够做得比较小，使得PMOS器件的性能得到提升。
pmos 器件及其制作方法

[发明专利]半导体结构的形成方法-CN201310007119.7有效
发明人：邱慈云;吕瑞霖;李由 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-01-08 - 公布日： 2014-07-09 - 主分类号： H01L21/8246 文献下载
摘要：一种半导体结构的形成方法，包括：所述离子注入所进行的半导体衬底上具有突出的栅极结构，且在所述半导体衬底上形成有多晶硅层；所述离子注入的方法包括：对所述多晶硅层进行离子注入；进行预退火工艺，使得所述注入的离子聚集在所述多晶硅层与半导体衬底的分界面上的多晶硅层中；进行退火工艺，使得聚集在所述分界面上的离子扩散到所述半导体衬底中；所述预退火工艺的温度小于所述退火工艺的温度。所述预退火，使得注入的离子扩散到多晶硅和半导体衬底的交界面处，使得注入的离子都处于同一平面上，然后再进行温度较高的退火，使得注入的离子扩散到半导体衬底中，且保证离子扩散的均匀性，形成边界齐平的掺杂区。
半导体结构形成方法

[发明专利]半导体器件的形成方法及半导体器件-CN201210514558.2在审
发明人：邱慈云;吕瑞霖;林爱梅 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2012-12-04 - 公布日： 2014-06-11 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种半导体器件的形成方法及半导体器件，其中，MOS晶体管的形成方法包括：提供衬底，在所述衬底内形成隔离结构；在相邻的所述隔离结构之间的衬底上形成栅极；以所述栅极为掩膜，在栅极和隔离结构之间的衬底内进行离子注入，形成源极和漏极；在隔离结构、源极和漏极的表面形成导电层；形成层间介质层，覆盖所述衬底、导电层和栅极表面；在所述层间介质层中形成通孔，所述通孔的位置暴露出导电层；在所述通孔内填充导电材料，形成导电插塞。本发明还提供一种半导体器件。采用本发明的方法可以将MOS晶体管的尺寸进一步减小，并且不影响器件的性能。
半导体器件形成方法

[发明专利]闪存的制造方法-CN03150318.7有效
发明人：陈光钊;吕瑞霖;杨令武 -专利权人：旺宏电子股份有限公司
申请日： 2003-07-24 - 公布日： 2005-01-26 - 主分类号： H01L21/8246 文献下载
摘要：一种闪存的制造方法，此方法先于基底上形成图案化穿遂介电层、导体层与掩模层所构成的栅极结构并于基底中形成埋入式漏极。然后在栅极结构的周围形成一绝缘层，此绝缘层的表面高度低于栅极结构中的图案化导体层的顶表面。接着移除图案化掩模层，然后于栅极结构中的图案化导体层上形成另一图案化导体层，此图案化导体层延伸至栅极结构的周缘的绝缘层表面，并与栅极结构的图案化导体层构成浮栅极。接着移除材料层，再于浮栅极所裸露的表面上形成一栅间介电层，然后再于栅间介电层上形成控制栅极。
闪存制造方法

[发明专利]闪存的制造方法-CN03150319.5有效
发明人：杨令武;陈光钊;吕瑞霖 -专利权人：旺宏电子股份有限公司
申请日： 2003-07-24 - 公布日： 2005-01-26 - 主分类号： H01L21/8246 文献下载
摘要：一种闪存的制造方法，此方法在基底上依序形成穿隧介电层、导体层与掩模层。接着图案化掩模层与导体层，于基底上形成纵向排列的条状物，然后于条状物之间的基底中形成埋入式漏极区。接着再将条状物图案化，于基底上形成浮栅极结构。然后在浮栅极结构的周围形成绝缘层，绝缘层的表面低于浮栅极结构中的图案化导体层的顶表面，以暴露出此图案化导体层周围侧壁的部分表面。接着移除掩模层，再于导体层上形成栅间介电层，然后于栅间介电层上形成控制栅极。
闪存制造方法

[发明专利]具有自行对准接触窗的存储器元件的制造方法及结构-CN03102689.3有效
发明人：陈光钊;杨令武;吕瑞霖 -专利权人：旺宏电子股份有限公司
申请日： 2003-02-14 - 公布日： 2004-08-18 - 主分类号： H01L21/8239 文献下载
摘要：一种具有自行对准接触窗的存储器元件的制造方法及结构，此方法是于形成闪存元件的控制栅极之后，在每一栅极结构的侧壁形成间隙壁，再于基底上形成另一介电层，覆盖控制栅极。随后，图案化此介电层以及位于控制栅极下方的介电层，以在两相邻的控制栅极之间形成一自行对准接触窗开口，暴露出基底中的位线。最后，再于自行对准接触窗开口中填入一导电材料。
具有自行对准接触存储器元件制造方法结构

[发明专利]存储器装置及其制造方法-CN02120373.3有效
发明人：刘光文;黄仲文;吕瑞霖 -专利权人：旺宏电子股份有限公司
申请日： 2002-05-23 - 公布日： 2003-12-03 - 主分类号： H01L21/8239 文献下载
摘要：一种存储器装置及其制造方法，该装置包括存储器基板、绝缘层、阻挡金属层、第二介电层及第二金属层。存储器基板包括基板、存储单元区、外围电路区、第一介电层及第一金属层，存储单元区与外围电路区形成于基板，第一介电层形成于存储单元区与外围电路区，第一金属层形成于第一介电层，绝缘层形成于未被第一金属层覆盖的第一介电层上，阻挡金属层形成于存储单元区上方的绝缘层，第二介电层形成于阻挡金属层、未被阻挡金属层覆盖的绝缘层及未被阻挡金属层与绝缘层覆盖的第一金属层，第二金属层形成于第二介电层。本发明是于绝缘层形成阻挡金属层，能利用阻挡金属层挡住等离子体电荷，避免电荷被捕捉在存储单元栅极，提高元件的稳定性及可靠度。
存储器装置及其制造方法

1
2
下一页»
尾页
共 17 条