“何家兰”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果14个，建议您升级VIP下载更多相关专利

[发明专利]一种三维存储器件的形成方法及三维存储器件-CN201811169224.X有效
发明人：杨号号;张若芳;张富山;徐前兵;王恩博;李兆松;刘沙沙;卢峰;何家兰 -专利权人：长江存储科技有限责任公司
申请日： 2018-10-08 - 公布日： 2022-02-22 - 主分类号： H01L27/1157 文献下载
摘要：本发明实施例公开了一种三维存储器件的形成方法及三维存储器件，其中，所述方法包括：沿三维存储器件下叠层的上表面，向下通道孔填充多晶硅，以在所述下叠层的上表面沉积第一多晶硅层，以及在所述下通道孔沉积第二多晶硅层；打磨去除所述第一多晶硅层和预设厚度的下叠层；在打磨后的下叠层之上沉积第一材料层；在所述第一材料层之上沉积形成上叠层；刻蚀所述上叠层，以形成与所述下通道孔对应的上通道孔。
一种三维存储器件形成方法

[发明专利]三维存储器及其制备方法-CN202110362506.7有效
发明人：毛晓明;何家兰;卢峰;高晶;周文斌 -专利权人：长江存储科技有限责任公司
申请日： 2020-01-16 - 公布日： 2021-12-21 - 主分类号： H01L27/1157 文献下载
摘要：本申请公开了一种三维存储器及其制备方法。三维存储器的制备方法包括:提供衬底；在衬底上形成第一绝缘层与第一牺牲层交替堆叠设置的第一堆叠层；刻蚀第一堆叠层，以形成贯穿第一堆叠层的第一沟道孔；沿第一沟道孔的侧壁形成介电层；在第一沟道孔内填充牺牲介质，介电层隔离牺牲介质与第一牺牲层。本申请提供的三维存储器的制备方法在沟道孔内填入牺牲介质之前，在沟道孔的侧壁形成介电层，使得当牺牲介质出现刻蚀缺陷时，介电层起到阻挡作用，避免在置换栅极层的工艺中栅极材料填入沟道孔内，从而提高三维存储器的良率。
三维存储器及其制备方法

[发明专利]隔离保护环、半导体结构及其制备方法-CN202010175085.2有效
发明人： 何家兰 -专利权人：长江存储科技有限责任公司
申请日： 2020-03-13 - 公布日： 2021-12-07 - 主分类号： H01L23/00 文献下载
摘要：本发明提供一种隔离保护环、半导体结构及其制备方法，隔离保护环的制备方法包括如下步骤：1)提供基底；2)于所述基底的上表面形成介质层；3)于所述介质层内形成环形凹槽，所述环形凹槽贯穿所述介质层；及4)于所述环形凹槽的侧壁及底部形成金属层，位于所述环形凹槽侧壁的所述金属层内侧具有间隙；并于所述间隙内形成填充介质层。本发明的隔离保护环的制备方法在不增加工艺流程及成本的基础上具有更大的工艺窗口，在凹槽内形成的金属层内不会有孔洞，避免缺陷的产生，具有更好的防水汽、防氧气、防机械损伤及防静电损伤的效果，性能更加可靠。
隔离保护环半导体结构及其制备方法

[发明专利]一种三维存储器及其制备方法-CN201910015846.5有效
发明人：王恩博;卢峰;刘沙沙;李兆松;何家兰;薛家倩 -专利权人：长江存储科技有限责任公司
申请日： 2019-01-08 - 公布日： 2021-10-19 - 主分类号： H01L27/11582 文献下载
摘要：本发明公开了一种三维存储器及其制备方法；其中，所述制备方法包括以下步骤：提供衬底；在所述衬底上形成叠层结构；所述叠层结构中包括最底层牺牲层；刻蚀所述叠层结构形成沟槽，所述沟槽至少延伸至所述最底层牺牲层的下表面以下；在所述沟槽内填充绝缘层；所述绝缘层至少覆盖所述最底层牺牲层的朝向所述沟槽的侧壁。
一种三维存储器及其制备方法

[发明专利]在半导体芯片中的保护结构及用于形成其的方法-CN202080000520.6有效
发明人： 何家兰 -专利权人：长江存储科技有限责任公司
申请日： 2020-03-03 - 公布日： 2021-08-27 - 主分类号： H01L23/00 文献下载
摘要：本文公开了半导体芯片及其制造方法的实施例。在一个示例中，半导体芯片包括主芯片区和在平面图中围绕主芯片区的保护结构。保护结构包括电介质层和在电介质层中的导电部分。导电部分包括导电层以及具有与导电层的材料不同的材料的芯。
半导体芯片中的保护结构用于形成方法

[发明专利]三维存储器及其制备方法-CN202010049481.0有效
发明人：毛晓明;何家兰;卢峰;高晶;周文斌 -专利权人：长江存储科技有限责任公司
申请日： 2020-01-16 - 公布日： 2021-04-20 - 主分类号： H01L27/1157 文献下载
摘要：本申请公开了一种三维存储器及其制备方法。三维存储器的制备方法包括:提供衬底；在衬底上形成第一绝缘层与第一牺牲层交替堆叠设置的第一堆叠层；刻蚀第一堆叠层，以形成贯穿第一堆叠层的第一沟道孔；沿第一沟道孔的侧壁形成介电层；在第一沟道孔内填充牺牲介质，介电层隔离牺牲介质与第一牺牲层。本申请提供的三维存储器的制备方法在沟道孔内填入牺牲介质之前，在沟道孔的侧壁形成介电层，使得当牺牲介质出现刻蚀缺陷时，介电层起到阻挡作用，避免在置换栅极层的工艺中栅极材料填入沟道孔内，从而提高三维存储器的良率。
三维存储器及其制备方法

[发明专利]一种半导体器件及其制作方法-CN202010182413.1在审
发明人： 何家兰 -专利权人：长江存储科技有限责任公司
申请日： 2020-03-16 - 公布日： 2020-07-03 - 主分类号： H01L27/11556 文献下载
摘要：本申请公开了一种半导体器件及其制作方法，所述半导体器件的制作方法包括以下步骤：提供一衬底，所述衬底具有顶表面、底表面、及连接所述顶表面与所述底表面的侧表面；在所述衬底的顶表面上形成半导体功能结构；所述衬底的顶表面的外围留有未被所述半导体功能结构覆盖的边缘区；形成保护层，所述保护层至少覆盖在所述衬底的顶表面的所述边缘区上，以及所述半导体功能结构的侧表面上；以及，对所述半导体功能结构进行处理。本申请可以有效的避免衬底的边缘在制作工艺中被TMAH刻蚀液损坏，有利于提高产品良率，并且形成上述保护层的工具不需要重新开发，节省了成本。
一种半导体器件及其制作方法

[发明专利]用于多晶圆堆叠和切割的方法-CN202080000179.4在审
发明人： 何家兰 -专利权人：长江存储科技有限责任公司
申请日： 2020-01-07 - 公布日： 2020-06-02 - 主分类号： H01L21/98 文献下载
摘要：一种方法包括：提供包括载体晶圆和第一设备晶圆的结构，粘附层在载体晶圆和第一设备晶圆之间；以及在结构中形成多个第一消融结构，多个第一消融结构中的每一者穿过第一设备晶圆、粘附层和载体晶圆的一部分延伸。多个第一消融结构中的每一者具有在载体晶圆内部的具有不大于载体晶圆的厚度的一半的深度的一部分。第一设备晶圆包括多个第一裸片，每对相邻的第一裸片由多个第一消融结构中的一者分离。多个第一消融结构通过激光切槽或机械锯切而形成。
用于多晶堆叠切割方法

[发明专利]一种三维存储器及其制造方法-CN201910676806.5有效
发明人： 何家兰;杨号号 -专利权人：长江存储科技有限责任公司
申请日： 2019-07-25 - 公布日： 2020-06-02 - 主分类号： H01L23/48 文献下载
摘要：本发明提供了一种三维存储器及其制造方法，上述三维存储器结构包括衬底；堆叠层结构，位于上述衬底的上方；以及第一沟道通孔，上述衬底的上部对应第一沟道通孔的位置设有绝缘沟槽，上述第一沟道通孔沿上述衬底高度方向贯穿上述堆叠层结构和上述绝缘沟槽，上述第一沟道通孔的底部具有第一沟道外延结构，上述第一沟道外延结构的上表面低于上述衬底的上表面。本发明还提供了用以制造上述三维存储器的制造方法。根据本发明所提供的制造方法所制造的三维存储器结构稳定，并且第一沟道通孔不会与周围的堆叠层结构旁通，三维存储器的电特性良好。
一种三维存储器及其制造方法

[发明专利]一种三维存储器及其制作方法-CN201811316987.2有效
发明人：王恩博;卢峰;刘沙沙;宋雅丽;樊堃;李兆松;何家兰 -专利权人：长江存储科技有限责任公司
申请日： 2018-11-07 - 公布日： 2020-04-21 - 主分类号： H01L27/11582 文献下载
摘要：本发明提供了一种三维存储器及其制作方法，包括：在衬底表面形成堆叠层以及贯穿堆叠层的沟道孔，堆叠层包括多层交替排布的第一氧化层和第一氮化层；在沟道孔的侧壁上形成第二氮化层，对第二氮化层进行氧化形成阻挡层，并保留部分形成在第一氮化层上的第二氮化层，其中保留的第二氮化层形成第一氮化层的第一延伸部；去除堆叠层中的第一氮化层和第一延伸部，并在第一氮化层的区域形成栅极层，在第一延伸部的区域形成栅极延伸部，其中，栅极延伸部从栅极层延伸至阻挡层内部。本发明在不影响三维存储器电学性能的情况下，避免了第二氮化层过氧化导致堆叠层中的氮化层被氧化，进而导致沟道孔内的膜层结构的孔径尺寸过大的问题。
一种三维存储器及其制作方法

[发明专利]一种纳米SiO₂改性聚乙烯醇的水性胶粘剂的制备方法-CN201710315934.8有效
发明人：吴力立;何家兰;杨光;张超灿 -专利权人：武汉理工大学
申请日： 2017-05-08 - 公布日： 2019-11-26 - 主分类号： C09J175/04 文献下载
摘要：本发明公开了一种纳米SiO₂改性聚乙烯醇水性胶粘剂的制备方法，该方法通过氨基硅烷偶联剂改性Si0₂，再与异氰酸酯同时交联改性PVA大分子链，以增强PVA的耐水性。本发明为新型环保木材胶粘剂的研究提供了新的思路，采用本发明方法制得的改性聚乙烯醇胶粘剂具有较好的粘接强度(3.1‑3.6MPA)和耐水性(开胶时间大于36h)，能在部分场合取代缩醛类胶粘剂。
一种纳米 sio2 改性聚乙烯醇水性胶粘剂制备方法

[发明专利]三维存储器件中的堆栈间插塞及其形成方法-CN201880002024.7有效
发明人：徐前兵;杨号号;王恩博;张勇;何家兰 -专利权人：长江存储科技有限责任公司
申请日： 2018-10-09 - 公布日： 2019-11-22 - 主分类号： H01L27/1157 文献下载
摘要：公开了具有堆栈间插塞的3D存储器件及其形成方法的实施例。在示例中，一种3D存储器件包括衬底、处于所述衬底上方的包括交错的导体层和电介质层的第一存储器堆栈、处于所述第一存储器堆栈上方的包括交错的导体层和电介质层的第二存储器堆栈、以及均竖直延伸通过所述第一或第二存储器堆栈的第一和第二沟道结构。所述第一沟道结构包括沿所述第一沟道结构的侧壁的第一存储器膜和半导体沟道以及处于所述第一沟道结构的上部部分中并且与第一半导体沟道接触的堆栈间插塞。所述堆栈间插塞的横向表面是平滑的。所述第二沟道结构包括沿所述第二沟道结构的侧壁的第二存储器膜和半导体沟道。所述第二半导体沟道与堆栈间插塞接触。
堆栈沟道结构半导体沟道插塞第二存储器存储器堆栈存储器件电介质层导体层侧壁衬底交错三维存储器件插塞接触横向表面竖直延伸存储器平滑

[发明专利]3D存储器件及其制造方法-CN201910247660.2在审
发明人： 何家兰;杨号号 -专利权人：长江存储科技有限责任公司
申请日： 2019-03-29 - 公布日： 2019-07-30 - 主分类号： H01L27/11556 文献下载
摘要：本申请公开了一种3D存储器件及其制造方法。所述3D存储器件的制造方法包括：在衬底上形成第一叠层结构以及贯穿第一叠层结构的沟道孔，所述第一叠层结构包括交替堆叠的多个牺牲层和多个层间绝缘层；在所述沟道孔内形成阻隔层以及沟道柱，阻隔层位于所述牺牲层和沟道柱之间；采用多个栅极导体层置换所述多个牺牲层，形成叠层结构；以及形成贯穿所述叠层结构的导体通道。本申请在形成沟道柱之前在沟道孔内形成高K介质层将栅极导体与沟道柱彼此隔开，从而减小高K介质层的沉积工艺难度，提高高K介质层薄膜的覆盖性以及均匀性，扩大沟道孔的工艺窗口，避免栅线缝隙中牺牲层去除时破坏高K介质层薄膜，从而提高3D存储器件的良率和可靠性。
沟道叠层结构高K介质层存储器件牺牲层阻隔层薄膜制造层间绝缘层栅极导体层导体通道工艺窗口工艺难度交替堆叠栅极导体覆盖性均匀性贯穿沉积衬底隔开减小良率去除栅线申请置换

[发明专利]使用背面补偿结构的晶圆平整度控制-CN201880001676.9在审
发明人：戴晓望;吕震宇;陶谦;胡禺石;夏季;李兆松;何家兰 -专利权人：长江存储科技有限责任公司
申请日： 2018-08-16 - 公布日： 2019-01-04 - 主分类号： H01L21/02 文献下载
摘要：公开了用于晶圆平整度控制的半导体结构以及用于使用和形成所述半导体结构的方法的实施例。在示例中，获得指示晶圆在第一方向和第二方向之间的平整度差异的模型。所述平整度差异与晶圆的正面上的多个半导体器件的多个制作阶段之一相关联。基于所述模型确定用于减小平整度差异的补偿图案。在所述多个制作阶段之一，基于补偿图案在晶圆的与正面相对的背面上形成补偿结构，以减小平整度差异。
平整度晶圆半导体结构补偿结构补偿图案减小背面半导体器件模型确定制作关联

1
共 14 条