本公开涉及一种时钟和数据恢复电路(CLOCK AND DATA RECOVERY DEVICE)，包括：均衡器，补偿输入数据的信道损失；鉴相器，将从均衡器输出的数据与反馈的时钟进行比较并输出上升信号UP和下降信号DN；电荷泵，根据上升信号和下降信号运转并输出控制信号；环路滤波器，去除从电荷泵输出的控制信号中包含的高频成分；电压控制振荡器，根据去除了高频成分的控制信号使时钟的频率变更并输出；及数据调相器，通过从鉴相器反馈的上升信号和下降信号，调节从均衡器输出的数据的相位，从而使从电压控制振荡器输出的时钟与从均衡器输出的数据同步。根据本发明，具有可以减小开关环路(Bang‑Bang loop)中的环路延迟以便改善时钟和数据恢复特性的效果。
