|
|
钻瓜专利网为您找到相关结果 31个，建议您 升级VIP下载更多相关专利
- [发明专利]相位插值器及电子设备-CN202310687506.3在审
-
任旭亮;张刚
-
高澈科技（上海）有限公司;深圳高铂科技有限公司
-
2023-06-09
-
2023-10-03
-
H03K5/13
- 本申请涉及集成电路设计领域，公开了一种相位插值器及电子设备。相位插值器包括数字模块和包含多个基本单元的插值模块，每个基本单元均包括第一插值电路和第二插值电路，第一插值电路的一端连接第一电源端，另一端接地，第一插值电路与第一电源端连接的一端设置有第一电阻；第一插值电路用于在导通时根据第一输入时钟进行充电或放电；第二插值电路的一端连接第二电源端，另一端接地，第二插值电路与第二电源端连接的一端设置有第二电阻；第二插值电路用于在导通时根据第二输入时钟进行充电或放电；其中，权重因子用于控制第一插值电路或者第二插值电路导通，使插值模块基于各基本单元的输出生成不同相位的插值时钟，以提升相位插值器的线性度。
- 相位插值器电子设备
- [发明专利]双环路的高速延迟锁定环电路-CN202311107407.X在审
-
陈俊坤
-
高澈科技（上海）有限公司;深圳高铂科技有限公司
-
2023-08-31
-
2023-10-03
-
H03L7/07
- 本公开提供了一种双环路的高速延迟锁定环电路，该高速延迟锁定环电路包括延迟链模块、第一控制电路和第二控制电路；延迟链模块与第一控制电路电连接形成第一环电路；延迟链模块与第二控制电路电连接形成第二环电路；第一控制电路用于生成第一目标控制信号；第二控制电路用于生成第二目标控制信号；延迟链模块用于基于第一目标控制信号对第一输入时钟信号的上升沿进行调节，基于第二目标控制信号对第一输入时钟信号的下降沿进行调节，以得到平衡占空比后的目标输出时钟信号。本公开通过设置两个环路对第一输入时钟信号的上升沿和下降沿进行独立调节，以得到平衡占空比后的目标输出时钟信号，不需要额外增加占空比误差校准电路，减少了电路开销。
- 环路高速延迟锁定电路
- [发明专利]可编程多相位时钟装置-CN202311074919.0在审
-
任旭亮;张刚
-
高澈科技（上海）有限公司;深圳高铂科技有限公司
-
2023-08-25
-
2023-09-29
-
G06F1/08
- 本发明提供一种可编程多相位时钟装置，包括：时序控制模块、复用模块、多相位延迟线模块和相位插值器；时序控制模块分别与复用模块和相位插值器连接，复用模块还分别与相位插值器和多相位延迟线模块连接；多相位延迟线模块的时钟输入端接入参考时钟信号，时序控制模块的输入端接入延时选择信号；多相位延迟线模块包括若干延迟单元组成的延迟线，多相位延迟线模块用于向复用模块提供每一延迟单元输出的多相位时钟信号；时序控制模块用于根据分频比控制复用模块输出选中的具有预设相位差的两个多相位时钟信号至相位插值器，并控制相位插值器输出将参考时钟分频后的多相位延迟时钟。本发明实现了产生高线性度、高分辨率、频率可变的多相位时钟信号。
- 可编程多相时钟装置
- [发明专利]电子设备及其信号驱动芯片-CN202210105252.5有效
-
舒芋钧
-
高澈科技（上海）有限公司
-
2022-01-28
-
2023-06-27
-
H03H11/28
- 本发明公开了电子设备及其信号驱动芯片。信号驱动芯片包括电阻校准电路、电流模逻辑驱动电路和第一电阻阵列；所述电流模逻辑驱动电路与所述第一电阻阵列连接，所述第一电阻阵列还与所述电阻校准电路连接；所述电阻校准电路用于对所述第一电阻阵列进行阻值校准，以使所述第一电阻阵列为所述电流模逻辑驱动电路提供满足阻抗匹配性能的电阻；所述电流模逻辑驱动电路用于将输入的目标信号以所述预期摆幅输出。从而，能够减小因芯片生产工艺导致的信号驱动芯片内部电阻的阻值与理想阻值存在偏差引起的输出信号偏差，提高信号驱动芯片输出信号的摆幅的准确度。
- 电子设备及其信号驱动芯片
- [发明专利]时钟数据恢复电路以及串行接收机-CN202210097853.6有效
-
舒芋钧
-
高澈科技（上海）有限公司
-
2022-01-27
-
2023-04-25
-
H04L7/00
- 本发明公开了一种时钟数据恢复电路以及串行接收机。其中，时钟数据恢复电路包括第一时钟数据恢复单元、第二时钟数据恢复单元以及相位插值器。第一时钟数据恢复单元用于采集ADC的高位量化数据，并对所述高位量化数据进行处理，得到待调整的第一采样时刻相位；第二时钟数据恢复单元用于采集ADC经过数字校准和均衡处理的数据，并对所述数据进行处理，得到待调整的第二采样时刻相位；相位插值器用于根据第一采样时刻相位第二采样时刻相位的波动幅度更新ADC的采样时钟相位，融合了第一时钟数据恢复单元的迭代结果和第二时钟数据恢复单元的迭代结果，不仅降低了时钟数据恢复电路的环路延迟，同时保证了时钟数据恢复电路的稳定性。
- 时钟数据恢复电路以及串行接收机
- [发明专利]模数转换电路和模数转换方法-CN202211186159.8有效
-
舒芋钧;陈俊
-
奉加微电子（昆山）有限公司;高澈科技（上海）有限公司
-
2022-09-28
-
2023-02-28
-
H03M1/12
- 本申请实施例涉及电子技术领域，公开了一种模数转换电路和模数转换方法。模数转换电路包括：采样模块用于对输入信号进行采样，通过第一信号传输通路将采样输出信号传输给量化模块；控制模块用于对每相邻两次采样时间的结束点，在以在前时间结束点为起点，在后时间结束点之前的第一时刻点为终点的第一时段内，控制第一信号传输通路断开；在非第一时段内控制第一信号传输通路导通；量化模块用于在非第一时段内接收并保持采样输出信号；对于第一时段，以在前边界时间点之后的第二时刻点为起点，在后边界时间点为终点的第二时段内，对采样输出信号进行量化。本申请使采样模块和量化模块同时工作，有效解决了模数转换电路处理效率低的问题。
- 转换电路方法
|
