“H01L21/70”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果274个，建议您升级VIP下载更多相关专利

[发明专利]一种薄膜混合集成电路电镀方法-CN201210594109.3有效
发明人：樊明国 -专利权人：中国电子科技集团公司第四十一研究所
申请日： 2012-12-31 - 公布日： 2013-08-07 - 主分类号： H01L21/70 文献下载
摘要：本发明提供一种薄膜混合集成电路电镀方法，首先是利用磁控真空溅射机将TaN-TiWu-Au复合薄膜依次沉积在微带基片上，然后用光刻胶做掩膜，通过湿法刻蚀工艺刻蚀掉其中的金层和钛钨层并完整的保留下氮化钽层，用以实现对局部孤岛电路电镀时的互联；接下来在200℃-280℃的干燥箱中进行热氧化处理180min∽360min，使氮化钽层的表面生产一层氧化钽，经过以上处理就可以实现电镀状态下的局部电路导通和非电镀表面的相对绝缘，从而实现选择性局部电镀。本发明所用光刻胶量少生产成本低、符合绿色环保的生产发展趋势。
一种薄膜混合集成电路电镀方法

[发明专利]抬高源漏结构CMOS和Bipolar器件的集成方法-CN201110402826.7有效
发明人：刘鹏 -专利权人：上海华虹NEC电子有限公司
申请日： 2011-12-07 - 公布日： 2013-06-12 - 主分类号： H01L21/70 文献下载
摘要：本发明公开了一种抬高源漏结构CMOS和Bipolar器件的集成方法，在传统浅沟槽隔离结构上形成栅极结构，侧墙刻蚀造成硅基板有一定的刻蚀量，用选择性外延在源漏区生长多晶硅形成抬高源漏区，再沉积介质膜把CMOS区域保护住。基极多晶硅刻蚀后，形成多晶硅侧墙，把CMOS区域介质膜去掉，保留多晶硅侧墙下的介质膜。利用发射极多晶硅作为抬高源漏区向STI区的扩展以及CMOS局部区域的连线，图形化后涂布一层填充材料，回刻填充材料以及源漏区域上方发射极多晶硅，刻蚀停止在介质膜。最后去除填充材料和刻蚀停止层，完成源漏注入以及后续接触孔和金属连线工艺。该方法可减小有源区到栅极的尺寸，增加单位面积晶体管数量；扩大工艺窗口；减小源漏寄生电容，改善短沟道效应。
抬高结构 cmos bipolar 器件集成方法

[发明专利]三维集成功率厚膜混合集成电路的集成方法-CN201210535356.6有效
发明人：杨成刚;苏贵东 -专利权人：贵州振华风光半导体有限公司
申请日： 2012-12-12 - 公布日： 2013-05-15 - 主分类号： H01L21/70 文献下载
摘要：本发明公开了三维集成功率厚膜混合集成电路的集成方法，该方法采用凸型陶瓷基片代替传统的平面型陶瓷基片，在凸型陶瓷基片水平面及凸起部分两侧面同时进行芯片和片式元器件的集成；采用丝网印刷或描绘的方式，将导带或阻带浆料按产品设计的图形印刷或描绘在凸型陶瓷基片上，经高温烧结和激光调阻后，得到所需基片，两侧面之间通过通孔、金属化填充进行连接；再用共晶焊接或浆料粘接的方式将基片装贴在管基底座上；最后用厚膜混合集成方式，在凸型陶瓷基片上集成一个以上半导体芯片或其他片式元器件，并完成半导体芯片的引线键合。本方法提升了功率混合集成电路最大使用功率，生产的器件应用领域广泛，特别适用于装备系统小型化、高可靠的领域。
三维集成功率混合集成电路方法

[发明专利]在掩模制备期间修改掺杂区域设计布局以调节器件性能的方法和系统-CN201210175273.0有效
发明人：林渼璇;王琳松;林志勋;赵志刚 -专利权人：台湾积体电路制造股份有限公司
申请日： 2012-05-30 - 公布日： 2013-05-08 - 主分类号： H01L21/70 文献下载
摘要：本发明提供了用于在掩模制备期间修改掺杂区域设计布局以调节器件性能的方法和系统。示例性方法包括：接收被设计为限定集成电路的集成电路设计布局，其中，集成电路设计布局包括掺杂部件布局；标识用于器件性能修改的集成电路的区域；以及在掩模制备工艺期间修改掺杂部件布局中对应于集成电路的标识区域的部分，从而提供修改的掺杂部件布局。
制备期间修改掺杂区域设计布局调节器件性能方法系统

[发明专利]一种表面处理方法-CN201210472646.0有效
发明人：王向华;熊贤风;邱龙臻;刘则 -专利权人：京东方科技集团股份有限公司
申请日： 2012-11-20 - 公布日： 2013-04-24 - 主分类号： H01L21/70 文献下载
摘要：本发明实施例提供了一种表面处理方法，涉及打印制造薄膜器件技术领域，解决了现有技术中对衬底表面处理，难以满足打印需求的问题。一种表面处理方法，包括：对形成有至少两种衬底图案的基板表面进行至少一次自组装单分子层表面处理，以及一次紫外臭氧清洗表面处理，以使得衬底图案的表面能之差变大或变小。本发明适用于打印制造薄膜器件时，对衬底表面进行处理。
一种表面处理方法

[发明专利]电子部件模块的制造方法-CN201210333040.9有效
发明人：横山智哉;林繁利;池田哲也 -专利权人：株式会社村田制作所
申请日： 2012-09-10 - 公布日： 2013-03-27 - 主分类号： H01L21/70 文献下载
摘要：本发明涉及电子部件模块的制造方法，用以提供一种当在芯片侧面设置通孔时，即使充填了树脂等绝缘体，也能够将母板按每个芯片进行分割的电子部件模块。在涂布绝缘体之前，在通孔内充填固体材料，以使绝缘体不会流入通孔内。固体材料是蜡、蜡材等低熔点材料（具有低于绝缘体的固化温度的小于100℃的熔点）。并且，若使绝缘体热固化，则固体材料熔析或者挥发，通孔成为空洞。因此，若通过使V字型的切割用槽向外侧，矩形形状的切割用槽以及V字型的切割用槽向内侧弯曲来将母层叠体切割成各芯片，则在通孔的侧壁露出端面电极，而不会发生在分割后的某一方的芯片的侧壁附着有绝缘体的情况。
电子部件模块制造方法

[发明专利]高密度厚膜混合集成电路的集成方法-CN201210496732.5有效
发明人：杨成刚;苏贵东 -专利权人：贵州振华风光半导体有限公司
申请日： 2012-11-28 - 公布日： 2013-02-27 - 主分类号： H01L21/70 文献下载
摘要：本发明公开了一种高密度厚膜混合集成电路的集成方法，该方法是先用厚膜常规制作工艺制作含有厚膜导带、阻带及键合区的底座基片及小陶瓷基片，小陶瓷基片与底座基片连接的引脚以厚膜的方式分别从小陶瓷基片的两面制作在与底座基片集成的同一端；接着在引脚键合区及底座基片相应的键合区形成金球；然后采用厚膜混合集成方式，在小陶瓷基片的正反面集成一个以上半导体芯片或其他片式元器件，并完成半导体芯片的引线键合；最后将集成后的小基片垂直集成在底座基片上，完成高密度厚膜混合集成电路。本发明采用三维竖向垂直集成，将一个以上半导体芯片或片式元器件垂直集成在同一底座基片上，实现高密度三维集成，提高厚膜混合集成电路的集成度。
高密度混合集成电路集成方法

[发明专利]高密度薄膜混合集成电路的集成方法-CN201210492815.7有效
发明人：杨成刚;苏贵东 -专利权人：贵州振华风光半导体有限公司
申请日： 2012-11-28 - 公布日： 2013-02-13 - 主分类号： H01L21/70 文献下载
摘要：本发明公开了一种高密度薄膜混合集成电路的集成方法，该方法是先采用薄膜制作工艺，制作含有薄膜导带、阻带及键合区的底座基片及小陶瓷基片，小陶瓷基片与底座基片连接的引脚以薄膜方式分别从小陶瓷基片的两面制作在与底座基片集成的同一端；接着在引脚键合区和底座基片相应的键合区形成金球；然后，采用薄膜混合集成方式，在小陶瓷基片的正反面集成一个以上半导体芯片或片式元器件，并完成半导体芯片的引线键合；最后，将集成后的小基片垂直集成在底座基片上，完成高密度薄膜混合集成电路。本发明采用三维竖向垂直集成，将一个以上半导体芯片或片式元器件垂直集成在同一底座基片上，实现高密度三维集成，提高薄膜混合集成电路的集成度。
高密度薄膜混合集成电路集成方法

[发明专利]制造集成电路元件的方法-CN201210291013.X有效
发明人：林丰隆;吴冠良;梁哲荣;蔡飞国 -专利权人：台湾积体电路制造股份有限公司
申请日： 2009-08-14 - 公布日： 2013-02-06 - 主分类号： H01L21/70 文献下载
摘要：本发明是有关于一种制造集成电路元件的方法，其包括以下步骤：(1)为第一子集制造多层光罩，此多层光罩具有多个图案，这些图案彼此不同，以分别对应第一子集的层结构。(2)为第二子集制造第一投产光罩，此第一投产光罩具有多个图案，这些图案彼此相同。(3)使用多层光罩和第一投产光罩进行试制。(4)试制后，为第一子集制造第二投产光罩。(5)使用第一投产光罩和第二投产光罩，制造集成电路元件。本发明的量产前的试制能够减少成本与材料，且使得量产速度较先前为快的方式进行，非常适于实用。
制造集成电路元件方法

[发明专利]一种铁氧体基底薄膜电路的高效率光刻制作方法-CN201110178104.8无效
发明人：张为国;倪经;陈学平;李杨兴;周俊;王喜生;曹照亮 -专利权人：中国电子科技集团公司第九研究所
申请日： 2011-06-28 - 公布日： 2013-01-02 - 主分类号： H01L21/70 文献下载
摘要：一种铁氧体基底薄膜电路的高效率光刻制作方法，步骤如下：(1)根据预期制备的器件需要选择合适的铁氧体基底材料，并对基底进行金属化、清洗、干燥；(2)将清洗干净的镀有金属膜层的铁氧体基底多次反复涂胶烘焙，使得铁氧体基片上得到一层均匀、致密、对底层金属保护良好的抗蚀剂层；(3)将烘焙完成的抗蚀剂曝光、显影，得到抗蚀剂电路图形；(4)将抗蚀剂图形通过湿法或干法刻蚀等手段传递到金属上，这就完成了铁氧体基底微带薄膜电路的制作。本发明提出在铁氧体基底上多次反复涂胶烘焙的方法，使得所涂覆的抗蚀剂层均匀性、致密性更好，可克服铁氧体基底粗糙、多孔等缺点给光刻过程带来的抗蚀剂难以涂覆均匀的难题，减小或避免针孔、砂眼等缺陷出现的几率，进而可省略目前铁氧体薄膜电路制作工艺中的图形人工修补步骤，从而大大提高了铁氧体基底薄膜器件的工艺稳定性和制备效率。
一种铁氧体基底薄膜电路高效率光刻制作方法

[发明专利]厚膜材料电子元器件及制备方法-CN201210290315.5无效
发明人：吴传贵;陈冲;彭强祥;曹家强;罗文博;帅垚;张万里;王小川 -专利权人：电子科技大学
申请日： 2012-08-15 - 公布日： 2012-12-26 - 主分类号： H01L21/70 文献下载
摘要：厚膜材料电子元器件，属于电子材料与元器件技术领域。本发明包括带有凹槽的衬底、阻挡层、底电极、热释电材料和上电极，在上电极和底电极之间，设置有隔离层，上电极跨越隔离层和隔离层下方的底电极，连接到热释电材料。本发明可以有效防止电极间的短路，使热释电厚膜探测器获得良好的性能，且提高了探测器的成品率。
材料电子元器件制备方法

[发明专利]均化芯片内元件效能的方法以及集成电路芯片的布局-CN201110286870.6无效
发明人：蒋裕和;陈铭聪;连万益;许智凯;侯俊良 -专利权人：联华电子股份有限公司
申请日： 2011-09-23 - 公布日： 2012-10-17 - 主分类号： H01L21/70 文献下载
摘要：本发明提供一种均化芯片内元件效能的方法以及集成电路芯片的布局。该方法首先提供集成电路芯片的布局，其包括多个功能电路区块，再于该多个功能电路区块间的场区内布设冗置扩散图案，接着，在该多个功能电路区块间的该场区内布设冗置栅极图案，使得该冗置栅极图案与该冗置扩散图案彼此完全重叠。
芯片元件效能方法以及集成电路布局

[发明专利]用于在玻璃衬底上制造集成无源器件的方法-CN201210020310.0无效
发明人：陈文昭;毛明瑞;杨士贤;蔡冠智 -专利权人：台湾积体电路制造股份有限公司
申请日： 2012-01-19 - 公布日： 2012-08-01 - 主分类号： H01L21/70 文献下载
摘要：一种方法，包括：在半导体衬底的上方形成多个介电层；并且在该多个介电层中形成集成无源器件。然后，从该多个介电层中去除半导体衬底。将电介质衬底接合在多个介电层上。本发明还公开了一种用于在玻璃衬底上制造集成无源器件的方法。
用于玻璃衬底制造集成无源器件方法

[发明专利]一种无机柔性电子器件系统集成方法-CN201110428076.0无效
发明人：冯雪;陈航;黄银 -专利权人：清华大学
申请日： 2011-12-19 - 公布日： 2012-06-27 - 主分类号： H01L21/70 文献下载
摘要：一种无机柔性电子器件系统集成方法，属于电子器件集成及界面力学领域。本发明的技术特点是利用带图案的黏弹性图章对无机柔性电子器件的转印过程进行控制。通过修正的JKR模型，得到带图案的黏弹性图章与无机柔性电子器件间产生的附加黏附力，并计算出此力在界面破坏过程中在图章中产生的变形能，最终定量的表述出图案对界面强度的影响，使得转印过程在保证转印效率的情况下，转印速度的可选范围更宽，转印过程更加可控，并拓宽了转印技术的使用范围。
一种无机柔性电子器件系统集成方法

[发明专利]高集成高可靠工作温度可控厚膜混合集成电路的集成方法-CN201110446104.1无效
发明人：杨成刚;苏贵东 -专利权人：贵州振华风光半导体有限公司
申请日： 2011-12-28 - 公布日： 2012-05-09 - 主分类号： H01L21/70 文献下载
摘要：高集成高可靠工作温度可控厚膜混合集成电路及其集成方法，该电路由器件管壳基座(1)、管脚(9)、氮化铝陶瓷基片(2)、半导体芯片(3)、热敏元件(4)、厚膜阻带(5)、厚膜导带/键合区(6)、N型半导体(7)、P型半导体(8)、微型热电致冷器（11）和绝缘介质(10)组成，陶瓷基片(2)正面是微型热电致冷器(11)与常规混合集成电路的一体化集成；N型半导体(7)、P型半导体(8)两端引有连接线，之间填充绝缘介质(10)；陶瓷基片(2)置于器件管壳基座(1)之上。集成方法是高真空溅射并进行刻蚀形成金属电极、N型半导体、P型半导体。本集成电路可以解决外界温度在125℃以上或-55℃以下的正常工作问题。广泛应用于航天、航空、船舶、精密仪器、地质勘探、石油勘探、通讯等领域。
集成可靠工作温度可控混合集成电路方法