“G11C29/42”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果724个，建议您升级VIP下载更多相关专利

[发明专利]存储器和包括存储器的存储系统-CN202310218692.6在审
发明人：尹相又;郑会柱;吴伦娜 -专利权人：爱思开海力士有限公司
申请日： 2023-03-01 - 公布日： 2023-09-05 - 主分类号： G11C29/42 文献下载
摘要：本公开涉及存储器和包括存储器的存储系统。存储系统包括：多个存储器，每个存储器包括多个数据输入端子；以及存储器控制器，其被配置成在写入操作期间将第一码字和第二码字连续传输到多个存储器的多个数据输入端子。
存储器包括存储系统

[发明专利]一种低成本可纠错存储方法、系统、芯片及存储介质-CN202310684452.5在审
发明人：萧启阳;尹法纪;吴志伟;倪志鹏 -专利权人：上海云豹创芯智能科技有限公司
申请日： 2023-06-09 - 公布日： 2023-09-05 - 主分类号： G11C29/42 文献下载
摘要：本发明公开了一种低成本的可纠错存储方法，其至少包括如下步骤：接收需要存储的数据，对所接收的数据采用15字节数据分组，分成一组具有15字节的数据块；对每组数据块进行ECC编码处理，获得8比特ECC码，并将所述8比特ECC码添加至所述数据块末尾；将添加有ECC码的数据块拆成两组8字节数据，并依序将拆分后的字节数据通过内存控制器写入八片SDRAM中。本发明还公开了相应的系统、芯片及存储介质。实施本发明，可以减小内存容量浪费，降低内存成本，从而提高存储效率。
一种低成本纠错存储方法系统芯片介质

[发明专利]一种在一个PAGE内使用不同LDPC译码率的数据保护管理方法-CN202310729829.4在审
发明人：王展南;李庭育 -专利权人：江苏华存电子科技有限公司
申请日： 2023-06-20 - 公布日： 2023-09-01 - 主分类号： G11C29/42 文献下载
摘要：本发明提供了一种在一个PAGE内使用不同LDPC译码率的数据保护管理方法，其通过根据CodeWord不同的error bits分配对应的spare bytes和LDPC译码能力，延缓使用了Read retry和LDPC soft bit，提升了数据纠错能力和系统稳定性，延长了系统寿命，并且本方法只需要修改FW，便于实现，其特征在于：所述方法包括以下步骤：步骤1、检测同一个PAGE内每个CodeWord的error bits数；步骤2、根据CodeWord的error bits数的差异将每个CodeWord分级；步骤3、根据CodeWord的级数，分配对应的spare bytes。
一种一个 page 使用不同 ldpc 译码数据保护管理方法

[发明专利]基于数据可靠性的最佳retry组合确定方法、装置和存储介质-CN202310596823.4在审
发明人：郭梦奇;贺乐;赖鼐;龚晖 -专利权人：珠海妙存科技有限公司
申请日： 2023-05-24 - 公布日： 2023-09-01 - 主分类号： G11C29/42 文献下载
摘要：本申请提出了一种基于数据可靠性的最佳retry组合确定方法、装置和存储介质，包括：获取多个电压偏移量retry，计算出每个电压偏移量retry对应的纠正有效率；当每个纠正有效率均小于100％，将纠正有效率最高的电压偏移量retry作为组合部分retry_part，并确定组合部分retry_part所纠正失效的第一失效数据；从除组合部分retry_part之外的其他电压偏移量retry中筛选出若干个电压偏移量retry作为第一补充部分retry_sup1；将第一补充部分retry_sup1更新合并至组合部分retry_part，并将更新后的组合部分retry_part作为最佳retry组合。当芯片产品不具备一个能够实现100％纠正能力的最佳retry时，可以通过本申请查找出能够实现100数据纠错能力的最佳retry组合，从而使得芯片产品能够有效地纠错所有异常数据，从而极大地提升了芯片产品的质量性能。
基于数据可靠性最佳 retry 组合确定方法装置存储介质

[发明专利]检测电路以及存储系统-CN202310671939.X在审
发明人：戴凯;杜文学 -专利权人：长鑫存储技术有限公司
申请日： 2023-06-06 - 公布日： 2023-08-29 - 主分类号： G11C29/42 文献下载
摘要：本公开实施例提供一种检测电路以及存储系统。检测电路包括输入电路和逻辑电路。输入电路被配置为接收输入信号并输出采样信号和多个移位信号，输入信号由连续间隔出现的多个命令构成，多个移位信号中相邻的移位信号相较于采样信号具有的延迟量依次递增。逻辑电路被配置为对采样信号与每个移位信号分别进行逻辑运算，并输出相应的标识码，标识码用于表征，相应的移位信号具有的延迟量与相邻的两个命令之间的时间间隔是否相同。本公开实施例在节约电路占用面积的情况下，还可以准确检测出相邻的两个命令之间的时间间隔情况。
检测电路以及存储系统

[发明专利]解码方法、存储器存储装置及存储器控制电路单元-CN202010264881.3有效
发明人：林玉祥 -专利权人：群联电子股份有限公司
申请日： 2020-04-07 - 公布日： 2023-08-29 - 主分类号： G11C29/42 文献下载
摘要：本发明提供一种解码方法、存储器存储装置及存储器控制电路单元。所述方法包括：接收读取指令序列，其中读取指令序列用以从多个存储单元中读取多个比特；计算多个比特中第一值的第一计数值及第二值的第二计数值；以及根据第一计数值及第二计数值将对应于多个比特的解码参数调整为特定解码参数，并根据特定解码参数执行解码操作，其中所调整的解码参数影响多个比特在解码操作中被视为错误比特的概率。
解码方法存储器存储装置控制电路单元

[发明专利]一种eMMC芯片的命令识别异常处理方法及装置-CN202310629667.7在审
发明人：祝欣;许展榕;邹华龙;秦锦东 -专利权人：合肥康芯威存储技术有限公司
申请日： 2023-05-30 - 公布日： 2023-08-22 - 主分类号： G11C29/42 文献下载
摘要：本申请提供一种eMMC芯片的命令识别异常处理方法及装置，所述eMMC芯片包括预先设置于所述eMMC芯片内部的延时电路。所述方法包括：按照预设规则获取针对处于命令物理发送通道上的命令的多个采样结果；基于所述多个采样结果确定命令识别是否异常；在确定命令识别异常的情况下，判断所述多个采样结果中多数结果的个数是否不小于预设阈值；若所述多数结果的个数不小于所述预设阈值，则保留所述多数结果作为作为命令识别结果；若所述多数结果的个数小于所述预设阈值，则指示主机重新发送命令，以再次按照预设规则获取多个采样结果。本申请提供的eMMC芯片的命令识别异常处理方法可提高生产者所出产的芯片的整体容错率，进而提高品质良率。
一种 emmc 芯片命令识别异常处理方法装置

[发明专利]一种基于存储器的测试方法、装置、电子设备及介质-CN202310628701.9在审
发明人：李映文;黄军;赵宇;陈秋生;张益凡 -专利权人：惠州市德赛西威智能交通技术研究院有限公司
申请日： 2023-05-30 - 公布日： 2023-08-22 - 主分类号： G11C29/42 文献下载
摘要：本发明公开了一种基于存储器的测试方法、装置、电子设备及介质，所述方法包括：在接收到针对目标存储区域中原始数据的读取操作后，对所述原始数据进行校验计算，得到所述原始数据对应的第一校验数据，所述目标存储区域为ECC保护区域，所述目标存储区域为存储器中的部分区域；如果所述第一校验数据与本地存储的所述原始数据的第二校验数据不相同，则生成故障事件信息，所述故障事件信息包含所述原始数据的原始地址；基于所述原始地址确定所述存储器的测试结果。通过设置ECC保护区域为存储器中的部分区域，能够在满足内存保护的基础上，缩短填充所需的耗时，降低对系统开机时长的影响。
一种基于存储器测试方法装置电子设备介质

[发明专利]数据校验方法、装置、电子设备及存储介质-CN202210117836.4在审
发明人：王佳 -专利权人：长鑫存储技术有限公司
申请日： 2022-02-08 - 公布日： 2023-08-18 - 主分类号： G11C29/42 文献下载
摘要：本申请提供一种数据校验方法、装置、电子设备及存储介质。该方法包括：读取存储阵列，获得读取数据，并对读取数据进行压缩，获得第一压缩数据；将第一压缩数据与第二压缩数据进行比较；其中，第二压缩数据为对读取数据对应的写入数据进行压缩所得；若第一压缩数据与第二压缩数据一致，则通过检测读取数据中预定位的数据和预存的原始位数据是否一致，判断读取数据是否准确；若一致，则判定读取数据准确；否则，判定读取数据错误；其中，原始位数据为读取数据对应的写入数据中预定位的数据。本申请通过比较写入数据与读出数据分别对应的压缩数据，以及进一步比较相同位置的原始位数据，提高了对存储阵列所存储的数据的校验准确性。
数据校验方法装置电子设备存储介质

[发明专利]一种适用于两校验编码存储系统数据存储方法和装置-CN202310549098.5有效
发明人：陈静静;孙华锦 -专利权人：苏州浪潮智能科技有限公司
申请日： 2023-05-16 - 公布日： 2023-08-15 - 主分类号： G11C29/42 文献下载
摘要：本发明实施例提供了一种适用于两校验编码存储系统数据存储方法和装置，涉及计算机系统及存储技术领域；包括获取磁盘阵列卡的初始两校验位纠删码；依据初始条带的数据码确定对应的校验码；依据初始第一子条带的数据码、初始第一子条带的校验码和初始第二子条带的校验码，生成目标第一子条带的校验码；依据初始第二子条带的校验码和初始第一子条带的数据码，生成目标第二子条带的校验码；确定初始第一子条带的数据码、初始第二子条带的数据码、目标第一子条带的校验码和目标第二子条带的校验码为目标两校验位纠删码；基于目标两校验位纠删码进行重建，以对数据进行存储。本发明实施例提高数据节点重建速度。
一种适用于校验编码存储系统数据存储方法装置

[发明专利]一种数据存储方法、装置、电子设备和存储介质-CN202310549162.X有效
发明人：陈静静;孙华锦 -专利权人：苏州浪潮智能科技有限公司
申请日： 2023-05-16 - 公布日： 2023-08-15 - 主分类号： G11C29/42 文献下载
摘要：本发明实施例提供了一种数据存储方法、装置、电子设备和存储介质，涉及计算机系统及存储技术领域；包括获取磁盘阵列的初始纠删码，依据初始第一子条带的数据码生成初始第一子条带的校验码；依据初始第二子条带的数据码生成初始第二子条带的校验码；依据初始第一子条带的校验码和初始第二子条带的校验码，生成目标第二子条带的校验码；确定初始第一子条带的数据码、初始第二子条带的数据码、初始第一子条带的校验码和目标第二子条带的校验码为目标纠删码；获取校验节点磨损程度信息；依据校验节点磨损程度信息采用磁盘阵列的初始纠删码或目标纠删码进行系统重建，以实现数据存储。通过本发明实施例可以提高校验节点重建速度。
一种数据存储方法装置电子设备介质

[发明专利]存储器存放装置及其动态数据修复的方法-CN201910578897.9有效
发明人：连存德;谢明辉;林小峰;张雅廸;林纪舜 -专利权人：华邦电子股份有限公司
申请日： 2019-06-28 - 公布日： 2023-08-15 - 主分类号： G11C29/42 文献下载
摘要：本发明提供一种具有动态数据修复机制的存储器存放装置。存储器存放装置包含连接接口、存储器阵列以及存储器控制电路。存储器控制电路至少进行以下操作：自连接接口接收包括用户数据以及用户数据的地址的写入命令；将用户数据编码成包括用户数据以及同比特的码字；在存储器阵列的第一存储器位置中写入所述码字以作为写入码字；执行写入码字的读取程序以判断所述写入码字是否被错误写入；以及响应于判断写入码字被错误写入，存储用户数据的冗余码字在第二存储器位置中。
存储器存放装置及其动态数据修复方法

[发明专利]用于混合非易失性存储系统的系统和方法-CN201910678724.4有效
发明人：请求不公布姓名 -专利权人：英韧科技（上海）有限公司
申请日： 2019-07-25 - 公布日： 2023-08-15 - 主分类号： G11C29/42 文献下载
摘要：本申请提供用于在非易失性存储系统提供灵活的纠错码(ECC)架构的系统、装置和方法。一种用于存储数据的方法可以包括：为要存储于非易失性存储设备中的一条数据生成第一ECC引擎标签，根据所述第一ECC引擎标签将该条数据路由到多种类型ECC编码器中的第一类型ECC编码器，并使用所述第一类型ECC编码器对该条数据进行编码以生成ECC码字以及将所述ECC码字发送到所述非易失性存储设备以进行存储。
用于混合非易失性存储系统系统方法

[发明专利]一种数据存储方法、装置、电子设备和存储介质-CN202310549195.4有效
发明人：陈静静;孙华锦 -专利权人：苏州浪潮智能科技有限公司
申请日： 2023-05-16 - 公布日： 2023-08-15 - 主分类号： G11C29/42 文献下载
摘要：本发明实施例提供了一种数据存储方法、装置、电子设备和存储介质，涉及计算机系统及存储技术领域；获取磁盘阵列的初始纠删码，依据初始第一子条带的数据码生成初始第一子条带的校验码；依据初始第二子条带的数据码生成初始第二子条带的校验码；依据初始第一子条带的数据码和初始第二子条带的校验码，生成目标第二子条带的校验码；依据目标第二子条带的校验码和初始第一子条带的校验码，生成目标第一子条带的校验码；确定初始第一子条带的数据码、初始第二子条带的数据码、目标第一子条带的校验码和目标第二子条带的校验码为目标纠删码；基于目标纠删码进行编码存储系统重建，以对数据进行存储。通过本发明实施例提高校验节点重建速度。
一种数据存储方法装置电子设备介质

[发明专利]具有标志位指示数据长度的纠错功能的存储器和纠错方法-CN201710349631.8有效
发明人：亚历山大 -专利权人：西安紫光国芯半导体有限公司
申请日： 2017-05-17 - 公布日： 2023-08-15 - 主分类号： G11C29/42 文献下载
摘要：本发明提供了一种具有纠错功能的存储器，包括：数据阵列、ECC阵列、标志位阵列、ECC编码模块、ECC解码模块、标志位生成模块和标志位检测模块，其中该标志位生成模块被配置成在写入数据时生成标志位和编码使能信号，该标志位被存储在该标志位阵列中，该编码使能信号用于控制该ECC编码模块的运行；该ECC编码模块被配置成根据其内预先设置的ECC算法对写入的数据进行编码以生成监督位；该ECC阵列被配置成存储生成的监督位；该标志位检测模块被配置成在读出数据时检测该标志位并且控制该ECC解码模块的运行；该ECC解码模块被配置成利用来自该ECC阵列的监督位和来自数据阵列的数据检测和纠正错误的数据并且输出经纠正的数据。本发明还涉及一种存储器纠错方法。
具有标志指示数据长度纠错功能存储器方法