“G11C29/42”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果724个，建议您升级VIP下载更多相关专利

[发明专利]数据存储装置及其操作方法-CN201910994869.5有效
发明人：池承九;李炫准;朴炳奎 -专利权人：爱思开海力士有限公司
申请日： 2019-10-18 - 公布日： 2023-09-26 - 主分类号： G11C29/42 文献下载
摘要：本申请描述了用于有效地执行读取失败恢复操作的方法、系统和装置。示例数据存储装置包括：非易失性存储器装置，包括混合了编程完成页面和编程进行中页面的页面组；缓冲存储器，被配置成缓冲待存储在页面组的页面中的数据和XOR奇偶校验；恢复电路，被配置成恢复读取失败数据的错误；以及处理器，被配置成控制恢复电路从缓冲存储器读取与编程进行中页面对应的数据和XOR奇偶校验，并使用与编程完成页面之中除存储读取失败数据的页面之外的剩余编程完成页面对应的数据以及从缓冲存储器读取的数据和XOR奇偶校验来恢复读取失败数据的错误。
数据存储装置及其操作方法

[发明专利]一种数据ECC编解码计算电路-CN202310778543.5在审
发明人：葛领驰;王勇;李林;车德亮;李娜;刘力行;高杨杨;鄢志成;孙竹贤;熊开利;张奇荣 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2023-06-28 - 公布日： 2023-09-22 - 主分类号： G11C29/42 文献下载
摘要：本发明涉及一种数据ECC编解码计算电路，属于集成电路设计领域。包括控制逻辑模块、ECC编码模块、ECC解码模块。控制逻辑模块处理读数据与写数据操作的数据分配，使读写数据时可以复用模块，提升电路性能。本发明同时对数据与地址进行ECC编码算法，编码时地址信息可为存储器数据提供额外的编码信息，具有更高的安全性能、计算效率高、占用资源少，适用于存储器的数据安全设计。该计算电路结构简单、可靠、易于与其它功能部件配合，便于在芯片上实现。
一种数据 ecc 解码计算电路

[发明专利]参考光辅助相位错误纠正的数据存储方法、装置及系统-CN202310628930.0在审
发明人：张猛;吴非;于勤;赵雅慧;谢长生 -专利权人：华中科技大学
申请日： 2023-05-31 - 公布日： 2023-09-22 - 主分类号： G11C29/42 文献下载
摘要：本发明公开了参考光辅助相位错误纠正的数据存储方法、装置及系统，属于全息存储技术领域，数据写入过程中，将参考比特与信息比特一起进行编码；数据读取过程包括：读取指定相位数据页并进行相位解调后确定各比特的初始LLR；对于任意一个比特，若为参考比特且为比特1，则设定为m(m1)；若为参考比特且为比特0，则设定为p(p+m＝0)；若为信息比特或校验比特且为比特1，则设定为1；若为信息比特或校验比特且为比特0，则设定为‑1；利用初始LLR激活LDPC译码过程，完成译码。本发明能够充分利用不同类型比特数据的可靠性差异的先验知识，在提高LDPC译码过程中初始LLR信息计算精度的同时提高计算效率，进一步提高全息光存储系统的读性能。
参考辅助相位错误纠正数据存储方法装置系统

[发明专利]存储器系统和对从多个存储器基元读取的数据执行错误纠正的方法-CN202211208800.3在审
发明人：清水元贵;樱田健次;熊野尚人 -专利权人：铠侠股份有限公司
申请日： 2022-09-30 - 公布日： 2023-09-22 - 主分类号： G11C29/42 文献下载
摘要：本公开涉及存储器系统和对从多个存储器基元读取的数据执行错误纠正的方法。实施例提供了具有增强的错误纠正能力的存储器系统和对从多个存储器基元读取的数据执行错误纠正的方法。一种存储器系统包括：半导体存储器装置，其包括多个存储器基元，每个存储器基元被配置为根据其阈值电压以非易失性方式存储数据并被连接到字线；以及控制器，其被配置为：基于从多个存储器基元读取的硬位数据和软位数据执行错误纠正；基于已纠正数据生成第一表；确定第一电压与第二电压之间的电压差，第一电压是在读取被纠正的数据时施加到字线的电压；以及基于电压差纠正第一表。
存储器系统读取数据执行错误纠正方法

[发明专利]利用额外系统位的内部错误校验和校正（ECC）-CN201780022375.X有效
发明人： K·贝恩斯;B·纳莱;R·阿加瓦尔 -专利权人：英特尔公司
申请日： 2017-05-02 - 公布日： 2023-09-22 - 主分类号： G11C29/42 文献下载
摘要：存储器子系统包括数据总线，其用于将存储器控制器耦合到一个或多个存储器设备。存储器控制器和一个或多个存储器设备传输用于存储器存取操作的数据。数据传输包括通过传输周期突发传输数据位和相关联的校验位。存储器设备包括与由存储器控制器管理的系统ECC分开的内部错误校验和校正(ECC)。利用用于存储器设备的2^N个数据位的2N个传输周期，存储器设备可以提供用于N+1个内部校验位的多达2N个存储单元，这可以留出多达(2N减(N+1))个额外位供系统使用以用于更鲁棒的ECC。
利用额外系统内部错误校验校正 ecc

[发明专利]自适应错误校正以提高系统存储器可靠性、可用性和可服务性（RAS）-CN202080108203.6在审
发明人： R·阿加瓦尔;H-M·陈;W·P·陈;W·吴;J·凌;K·贝恩斯;K·E·克里斯;D·K·比什;T·伊格扎瓦;J·G·霍尔姆;A·M·鲁多夫;V·辛格;S·曼达瓦 -专利权人：英特尔公司
申请日： 2020-12-26 - 公布日： 2023-09-19 - 主分类号： G11C29/42 文献下载
摘要：存储器子系统包括具有针对提高系统中的可靠性、可用性和可服务性(RAS)动态分配的空间的存储器设备。错误校验和纠正(ECC)逻辑检测全部或一部分的存储器设备中的错误。响应于错误检测，系统可以动态地执行以下各项中的一项或多项：分配用于备用的活动存储器设备空间来备用故障存储器段；将毒模式写入故障的缓存线以将其标记为故障；执行永久故障检测(PFD)并且基于PFD检测来调整ECC的应用；或者，仅备用设备的一部分并且使另一部分活动(包括基于所备用的部分来调整ECC)。错误检测可以是基于ECC设备的位的，而错误校正可以是基于那些位和在数据设备上存储的附加位的。
自适应错误校正提高系统存储器可靠性可用性服务性 ras

[发明专利]存储器刷新调节方法、装置、调节电路及存储器件-CN202110618210.7有效
发明人：王小光 -专利权人：西安紫光国芯半导体有限公司
申请日： 2021-05-31 - 公布日： 2023-09-19 - 主分类号： G11C29/42 文献下载
摘要：本发明公开了一种存储器刷新调节方法、装置、调节电路以及存储器件，通过复用每个存储区域的ECC模块产生的报错信号，分别对每个存储区域中的数据存储错误进行统计；分别检测每个存储区域的累计错误数量是否达到预设阈值，将累计错误数量达到预设阈值的存储区域确定为目标存储区域；将目标存储区域的刷新控制频率从默认频率调整为设定频率，同时启动预设的计时器，并将目标存储区域对应的当前错误统计数量清零；直至计时时间达到预设时长，再将目标存储区域的刷新控制频率恢复为默认频率。这样能够针对存在数据失效风险的存储区域进行刷新效率调整，有利于改善DRAM存储阵列的retention问题。
存储器刷新调节方法装置电路存储器件

[发明专利]用于执行并行读取-修改-写入操作的存储器器件-CN201810588868.6有效
发明人：车相彦;全仁雨 -专利权人：三星电子株式会社
申请日： 2018-06-08 - 公布日： 2023-09-19 - 主分类号： G11C29/42 文献下载
摘要：本发明提供了一种被配置为执行并行读取‑修改‑写入操作的存储器器件，其根据数据掩码选项生成用于从存储器单元阵列读取的第一部分数据和第二部分数据的纠正子，纠正第二部分数据的错误，通过组合第二数据与经纠正的第二部分数据来生成合并的数据，并生成用于合并的数据的内部奇偶校验。存储器器件将第二部分数据设置为二进制值0，通过组合设置为二进制值0的第二部分数据和第二数据来生成第三数据，生成用于第三数据的第三奇偶校验，并基于纠正子、部分奇偶校验和第三奇偶校验来生成用于合并的数据的内部奇偶校验。
用于执行并行读取修改写入操作存储器器件

[发明专利]存储系统和存储模块-CN201911271954.5有效
发明人：宋永旭;金铉锡 -专利权人：爱思开海力士有限公司
申请日： 2019-12-12 - 公布日： 2023-09-19 - 主分类号： G11C29/42 文献下载
摘要：一种存储系统，包括：错误校正码生成电路，其适用于针对包括多个符号的写入数据生成包括一个或更多个符号的错误校正码，以输出包括所述写入数据和错误校正码的码字；第一数据映射电路，其适用于将所述码字的符号映射为数据字；以及存储器，其适用于储存所述数据字。
存储系统存储模块

[发明专利]存储器刷新补偿方法、装置、补偿电路及存储器件-CN202110602709.9有效
发明人：王小光 -专利权人：西安紫光国芯半导体有限公司
申请日： 2021-05-31 - 公布日： 2023-09-15 - 主分类号： G11C29/42 文献下载
摘要：本发明公开了一种存储器刷新补偿方法、装置、补偿电路以及存储器件，通过复用每个存储区域的ECC模块产生的报错信号，分别对每个存储区域中的数据存储错误进行统计；分别检测每个存储区域的累计错误数量是否达到预设阈值，将累计错误数量达到预设阈值的存储区域确定为目标存储区域；将目标存储区域的同步刷新行数从默认行数调整为设定行数，同时启动对刷新指令的计数，并将目标存储区域对应的当前错误统计数量清零；直至刷新指令的累计数量达到目标值，再将目标存储区域的同步刷新行数恢复到默认行数，这样能够针对存在数据失效风险的存储区域进行刷新补偿，有利于改善DRAM存储阵列的retention问题。
存储器刷新补偿方法装置电路存储器件

[发明专利]生成目标组合存储器的系统-CN202311031941.7在审
发明人：周健 -专利权人：沐曦集成电路（上海）有限公司
申请日： 2023-08-16 - 公布日： 2023-09-12 - 主分类号： G11C29/42 文献下载
摘要：本发明涉及芯片技术领域，尤其涉及一种生成目标组合存储器的系统，实现步骤C1、遍历存储器数据库，生成候选存储器集合；步骤C2、遍历候选存储器集合，选择一个或两个候选存储器作为组合单元，组合生成候选组合存储器，生成候选组合存储器集合；步骤C3、获取每一候选组合存储器的组合面积和组合功耗；步骤C4、获取每一候选组合存储器对应的综合性能值；步骤C5、将候选组合存储器集合中综合性能值最小的候选组合存储器确定为目标组合存储器。本发明能够快速生成符合目标尺寸和目标频率的目标组合存储器，减小了芯片面积，降低了芯片功耗，提高了芯片性能。
生成目标组合存储器系统

[发明专利]一种数据存储方法、装置、设备及介质-CN202310716986.1在审
发明人：孙秀强;黄家明;朱慧蓉;路永轲 -专利权人：浪潮（山东）计算机科技有限公司
申请日： 2023-06-16 - 公布日： 2023-09-12 - 主分类号： G11C29/42 文献下载
摘要：本发明公开了一种数据存储方法、装置、设备及介质，涉及计算机技术领。该数据存储方法，应用于服务器的操作系统，包括：实时检测不可纠正错误对应的不可纠正错误寄存器的状态位；此时保证了发现不可纠正错误时效性，能够对不可纠正错误及时处理；根据状态位的输出数据确定系统内是否产生不可纠正错误；当确定系统内产生不可纠正错误时，传输中断信号至基本输入输出系统；通过中断信号锁住硬盘的数据传输接口，并执行下关机操作，由于中断信号锁住硬盘的数据传输接口，避免了错误数据被认为是正常数据，导致错误数据落盘，进一步导致硬盘数据失效的情况。此时进一步实现了节约系统硬盘的存储空间并同时实现保证数据存储的准确性。
一种数据存储方法装置设备介质

[发明专利]存储器和存储器的测试方法-CN202011058602.4有效
发明人：王佳;孙圆圆 -专利权人：长鑫存储技术有限公司
申请日： 2020-09-30 - 公布日： 2023-09-08 - 主分类号： G11C29/42 文献下载
摘要：本发明实施例提供一种存储器和存储器的测试方法，其中，存储器包括：存储模块，用于存储数据信息，存储模块包括主存储模块和校验位存储模块，主存储模块用于存储有效数据，校验位存储模块用于存储校验位数据；读写驱动模块，与存储模块连接，用于从存储模块中读取数据信息，或将数据信息写入存储模块；数据处理模块，与读写驱动模块连接，用于对读写驱动模块输出的数据信息进行检错纠错的解码操作，或用于对输入到读写驱动模块的数据信息进行检错纠错的编码操作，本发明实施例目的在于实现高效测试存储器中用来存储有效数据的存储区域和用来存储ECC校验位数据的存储区域。
存储器测试方法

[发明专利]存储器装置及其操作方法-CN202210231000.7在审
发明人：林昱佑;李峯旻 -专利权人：旺宏电子股份有限公司
申请日： 2022-03-10 - 公布日： 2023-09-05 - 主分类号： G11C29/42 文献下载
摘要：本公开提供一种存储器装置及其操作方法，该操作方法包括：选择一目标区块；逐列读取目标区块；将读取的数据传送至一纠错电路；以及检查并纠正读取的数据，以产生一纠正数据。
存储器装置及其操作方法

[发明专利]数据传输电路、数据传输方法和存储器-CN202210174055.9在审
发明人：冀康灵 -专利权人：长鑫存储技术有限公司
申请日： 2022-02-24 - 公布日： 2023-09-05 - 主分类号： G11C29/42 文献下载
摘要：本公开涉及半导体电路设计领域，特别涉及一种数据传输电路、数据传输方法和存储器，包括：至少两个数据传输结构；每一数据传输结构包括存储传输端、总线传输端和交互传输端；从存储传输端输入的数据，通过总线传输端输出或通过交互传输端输出；从总线传输端输入的数据，通过存储传输端输出或通过交互传输端输出；从交互传输端输入的数据，通过总线传输端输出或通过存储传输端输出；控制模块，接收存储器提供的输入控制信号和调整控制信号，被配置为，基于调整控制信号对输入控制信号进行延迟输出，以生成对应于输入控制信号的输出控制信号，输入控制信号和输出控制信号用于指示数据传输结构的数据传输路径，以提高存储器的读写数据传输效率。
数据传输电路方法存储器