“G11C29/42”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果724个，建议您升级VIP下载更多相关专利

[发明专利]用于存储器装置中的边界故障的全局冗余列选择实施-CN202111587609.X在审
发明人： H·V·加达姆塞蒂 -专利权人：美光科技公司
申请日： 2021-12-23 - 公布日： 2022-10-28 - 主分类号： G11C29/42 文献下载
摘要：本公开涉及用于存储器装置中的边界故障的全局冗余列选择实施。一种电子装置包含存储器组和修复电路，所述修复电路配置成在发生故障时从所述存储器组重新映射数据以修复所述存储器组的存储器元件。所述修复电路包含逻辑门，所述逻辑门配置成从所述存储器组中的存储器组接收输出，接收指示对应存储器元件是否已发生故障的故障信号以及传输所述输出，其中所述输出的值至少部分地基于所述故障信号。所述修复电路还包含错误校正电路和复用器，所述错误校正电路配置成经由所述逻辑门接收所述输出，所述复用器配置成从所述存储器组接收所述输出，接收修复值以及从所述修复电路选择性地输出所述输出或所述修复值作为所述修复电路的输出。
用于存储器装置中的边界故障全局冗余选择实施

[发明专利]存储装置和包括其的半导体系统-CN202210134179.4在审
发明人：崔熙恩;郑泳韩 -专利权人：爱思开海力士有限公司
申请日： 2022-02-14 - 公布日： 2022-10-21 - 主分类号： G11C29/42 文献下载
摘要：本发明公开了一种存储装置和包括其的半导体系统。一种存储装置，包括：地址解码电路，其基于从存储控制器发送的地址来输出测试冗余地址；以及冗余地址检查电路，其确定所述测试冗余地址是否在代替故障地址，以便通过使用所述测试冗余地址来执行ECC测试操作。
存储装置包括半导体系统

[发明专利]超前处理的数据保护的非挥发性存储器存取方法和设备-CN202010406740.0有效
发明人：郭轩豪 -专利权人：慧荣科技股份有限公司
申请日： 2020-05-14 - 公布日： 2022-10-21 - 主分类号： G11C29/42 文献下载
摘要：本发明公开了使用借助于超前处理的数据保护的非挥发性存储器存取方法以及设备诸如记忆装置、控制器及其编码电路，所述方法包括：自主装置接收写入指令以及数据；取得至少一部分数据以作为多个通信信息，以通过超前型编码产生多个校验码，其中针对一通信信息：开始对第一局部通信信息编码以产生第一编码结果；将预定输入响应信息施加于第二局部通信信息以产生第二编码结果，并且结合所述第一及第二编码结果以产生第一局部校验码；开始对所述通信信息编码以产生第二局部校验码，并且输出所述第一及第二局部校验码以产生校验码；以及写入所述非挥发性存储器。本发明提供多个控制方案以供存取控制的使用，可避免相关技术中编码延迟、空缺问题等。
超前处理数据保护挥发性存储器存取方法设备

[发明专利]检查寄存器单元或存储器单元的固定故障的方法-CN201810731582.9有效
发明人： A·苏德豪斯;J-A·舒尔斯泰特 -专利权人：艾尔默斯半导体股份公司
申请日： 2018-07-05 - 公布日： 2022-10-14 - 主分类号： G11C29/42 文献下载
摘要：本发明涉及一种用于在集成电路的运行期间检查该集成电路的存储器单元或寄存器单元的固定故障的方法，在存储器单元或寄存器单元中待保存数据在运行期间有一次被转换地保存，有一次不转换地被保存。关于转换的信息被一同存储，使得信息可被恢复。如果由于单独的数据位的固定故障而出现故障，则可以通过待保存数据的合适的转换和关于转换的相应的信息在紧急模式中继续使用存储器单元。另一个优点在于，由此可以明确地识别出故障类型“固定型”。具体地，故障探测通过存储数据、随后读取数据和比较待存储数据与被读取的数据来执行。
检查寄存器单元存储器固定故障方法

[发明专利]内存启动和初始化系统和方法-CN202180004852.6在审
发明人：牛迪民;李双辰;关天婵;郑宏忠 -专利权人：阿里巴巴集团控股有限公司
申请日： 2021-01-19 - 公布日： 2022-10-11 - 主分类号： G11C29/42 文献下载
摘要：本申请提供一种可高效且有效地对内存进行启动和初始化的系统和方法。在一个实施例中，内存控制器包括正常数据路径和启动路径。正常数据路径在存储芯片电源启动后引导正常内存读/写操作期间的存储操作。启动路径包括启动模块，其中所述启动模块在存储芯片的电源启动期间引导内存启动操作，包括转发用于存储在存储芯片的写入样式模式寄存器中的启动样式以及存储芯片中选择的内存地址借以利用启动样式进行初始化。启动样式包括对应于合适的初始数据值的信息。启动样式还可以包括合适的相对应的纠错码(ECC)值。启动模块可以包括存储启动样式的启动样式寄存器。
内存启动初始化系统方法

[发明专利]用于测试错误校正电路的半导体器件和半导体系统-CN202110812506.2在审
发明人：金根国 -专利权人：爱思开海力士有限公司
申请日： 2021-07-19 - 公布日： 2022-10-04 - 主分类号： G11C29/42 文献下载
摘要：本申请公开了用于测试错误校正电路的半导体器件和半导体系统。该半导体器件包括：控制电路，其被配置为：基于用于执行错误校正测试模式的写入控制信号、写入检查命令和读取检查命令来产生输入使能信号、输出使能信号、锁存控制信号和错误校正控制信号；锁存电路，在锁存控制信号被使能的时段期间，其被配置为：通过锁存输入数据、输入奇偶校验和输入掩蔽信号来产生锁存数据、锁存奇偶校验和锁存掩蔽信号，以及被配置为：将经校正的数据重新储存为锁存数据；以及错误校正电路，其被配置为：在错误校正控制信号被使能的时段期间，通过基于锁存数据、锁存奇偶校验和锁存掩蔽信号来校正锁存数据中包括的错误而产生经校正的数据。
用于测试错误校正电路半导体器件半导体系统

[发明专利]存储器的校验管脚处理方法、装置、设备和存储介质-CN202210497004.X在审
发明人：强鹏 -专利权人：腾讯科技（深圳）有限公司
申请日： 2022-05-09 - 公布日： 2022-09-27 - 主分类号： G11C29/42 文献下载
摘要：本申请涉及一种存储器的校验管脚处理方法、装置、设备和存储介质。所述方法可应用于云技术和车载终端的应用场景，包括：接收目标存储器中各校验管脚基于第一数据读取指令返回的第一数据信号和采样脉冲信号；通过延时电路分别对各第一数据信号进行时移，以使时移后各第一数据信号中的目标电平值与采样脉冲信号对齐，得到第一时延参数；当接收到目标存储器中各校验管脚返回的第二数据信号时，通过延时电路分别对各第二数据信号中目标数据信号进行时移，以使时移后各第二数据信号中的目标电平值对齐，得到第二时延参数；基于第一时延参数和第二时延参数，确定校验管脚的采样时延参数。采用本方法能够确保基于采样脉冲信号采样数据信号时的正确性。
存储器校验管脚处理方法装置设备存储介质

[发明专利]失效位数目计数电路及非易失性半导体储存装置-CN202010311415.6有效
发明人：中山晶智 -专利权人：力晶积成电子制造股份有限公司
申请日： 2020-04-20 - 公布日： 2022-09-27 - 主分类号： G11C29/42 文献下载
摘要：失效位数目计数电路包含由串行电路构成的数据传送电路，在串行电路中开关组件经串联连接，开关组件经接通以用于来自每一页缓冲器部分的指示通过位的计算结果数据且经断开以用于指示失效位的计算结果数据；控制电路将计数启用信号输入至数据传送电路的输入端子，且依序传送计数启用信号直至下一开关组件对应于具有默认周期的频率而经由串行电路断开为止；且失效位数目计数电路包含频率计数器，在计数启用信号经输入至数据传送电路的一个输入端子之后直至计数启用信号达到数据传送电路的另一输出端子为止的频率的数目通过频率计数器经计数为失效位数目。
失效数目计数电路非易失性半导体储存装置

[发明专利]基于数据压缩的数据处理方法及SSD设备-CN202111091896.5有效
发明人：秦东润;刘晓健;王嵩 -专利权人：北京得瑞领新科技有限公司
申请日： 2021-09-17 - 公布日： 2022-09-23 - 主分类号： G11C29/42 文献下载
摘要：本发明实施例提供了一种基于数据压缩的数据处理方法及SSD设备，所述方法包括：对原始数据进行无损压缩得到压缩数据；在所述压缩数据后添加预设的第一已知序列至原始数据长度；对压缩数据添加预设的第二已知序列，并将第一已知序列与所述第二已知序列合并得到截短数据；对压缩数据和截短数据合并，对合并后数据进行纠错码编码以生成相应的校验位；根据存储单元长度对所述合并后数据和校验位进行数据长度匹配生成存储数据。本发明实施例提出的基于数据压缩的数据处理方法及SSD设备，通过无损压缩来减少存储数据中的有效字节数，在物理page尺寸不变的情况下，可以降低ECC编码后的等效码率，提高ECC纠错能力达到延长SSD使用寿命的目的。
基于数据压缩数据处理方法 ssd 设备

[发明专利]固态硬盘存储性能测试方法、系统、图像存储设备和硬盘-CN202210708000.1在审
发明人：吴佳;李礼;吴叶楠 -专利权人：上海威固信息技术股份有限公司
申请日： 2022-06-22 - 公布日： 2022-09-20 - 主分类号： G11C29/42 文献下载
摘要：本公开涉及一种固态硬盘存储性能测试方法、系统、图像存储设备和硬盘，所述固态硬盘存储性能测试方法包括如下步骤：获取待存储图像；缓存所述待存储图像，并将其存储到固态硬盘；在缓存的多个待存储图像大小不超出缓存大小的情况下，将存储到固态硬盘的图像与缓存的图像进行比对得到差错检测结果，并记录存储到固态硬盘的存储起始时间和存储结束时间；根据多个待存储图像大小、存储起始时间和存储结束时间计算所述固态硬盘的写入性能；根据差错检测结果和写入性能评估固态硬盘存储性能。本公开采用随机读取、写入方式测试写入读取性能，根据缓存图像和读取固态硬盘存储的图像进行比对得到准确的差错检测结果能够实现对固态硬盘更为全面的测试。
固态硬盘存储性能测试方法系统图像设备

[发明专利]用于闪存错误码纠正的方法和设备-CN202111576357.0在审
发明人：阿密特·伯曼;阿里尔·道布恰克 -专利权人：三星电子株式会社
申请日： 2021-12-22 - 公布日： 2022-09-20 - 主分类号： G11C29/42 文献下载
摘要：本公开的实施例提供了用于闪存错误码纠正的方法和设备。本公开的实施例提供了一种控制器分级解码架构。例如，多个解码器层级可随着具有局部性的码的层级(例如，层级的较大码长度可由来自较低层级的局部码组成)的使用而被实施。分级纠错码(ECC)解码包括多个层级，诸如第一层级、第二层级和根据需要的附加层级。第一层级可包括低复杂度ECC引擎，每个低复杂度ECC引擎连接到NAND通道以计算低码长度的局部码。第二层级可包括较高复杂度ECC引擎，较高复杂度ECC引擎可共享若干NAND通道以使用相对较大的码长度来纠正纰误数据(例如，并且第二层级的较高复杂度ECC引擎可使用更复杂的解码算法来执行解码操作)。较大的码长度可由来自先前层级的局部码组成。
用于闪存错误纠正方法设备

[发明专利]半导体存储装置及错误检测校正方法-CN202210084847.7在审
发明人：葛西央伦;金子二四三 -专利权人：华邦电子股份有限公司
申请日： 2022-01-25 - 公布日： 2022-09-13 - 主分类号： G11C29/42 文献下载
摘要：本发明提供一种半导体存储装置及错误检测校正方法，实现错误检测校正能力与写入或读出的性能的并存。本发明的闪速存储器的错误检测校正方法包括：设定步骤，设定用于选择进行1位的错误检测校正的第一错误检测校正功能或进行多位的错误检测校正的第二错误检测校正功能的选择信息；以及执行步骤，在读出动作或写入动作时，基于所设定的选择信息来执行第一错误检测校正功能或第二错误检测校正功能。
半导体存储装置错误检测校正方法

[发明专利]Nand Flash页面数据纠错方法及系统-CN202210544166.4在审
发明人：陶俊;孙飞 -专利权人：上海颖存半导体科技有限公司
申请日： 2022-05-18 - 公布日： 2022-09-06 - 主分类号： G11C29/42 文献下载
摘要：本发明实施例提供的Nand Flash页面数据纠错方法及系统，涉及半导体技术及数据恢复领域，通过分别获取Nand Flash各个数据块中各个Wordline的强弱，根据各个Wordline的强弱，分别采用相应的校验码对各个数据块中的页面数据进行纠错，在不牺牲额外空间的情况下，能够纠正更多错误，从而延长Nand Flash的数据有效存储时间，提升了对页面数据的纠错能力。
nand flash 页面数据纠错方法系统

[发明专利]用于执行数据掩蔽操作的电子器件-CN202110641534.2在审
发明人：金大石;郑会柱;金东均;李桢埈 -专利权人：爱思开海力士有限公司
申请日： 2021-06-09 - 公布日： 2022-08-30 - 主分类号： G11C29/42 文献下载
摘要：本申请公开了用于执行数据掩蔽操作的电子器件。该电子器件包括：核心电路，其被配置为：在数据掩蔽操作中在输出读取数据和读取奇偶校验之后储存写入数据和写入奇偶校验。该电子器件还包括错误校正电路，其被配置为：基于读取奇偶校验来校正读取数据中包括的错误；根据经错误校正的读取数据、输入数据和掩蔽数据来产生写入奇偶校验；以及根据未经错误校正的读取数据、输入数据和掩蔽数据来产生写入数据。
用于执行数据掩蔽操作电子器件

[发明专利]DDR双列直插式存储模块、存储系统及其操作方法-CN202210526445.8有效
发明人：张凉;黄明 -专利权人：芯动微电子科技（武汉）有限公司
申请日： 2022-05-16 - 公布日： 2022-08-30 - 主分类号： G11C29/42 文献下载
摘要：本发明公开了一种利用数据缓存器纠错的DDR双列直插式存储模块、存储系统及其操作方法，DDR双列直插式存储模块包括第一信道，第一信道包括第一组DRAM颗粒和与第一组DRAM颗粒对应的数据缓存器；数据缓存器用于在写操作中将外部数据发送给第一组DRAM颗粒，以及在读操作中获取第一组DRAM颗粒的数据；数据缓存器还用于在写操作和读操作中进行ECC纠错。本发明在内存条上就能实现高性能的检错和纠错，能够极大地降低整个内存条的误码率。
ddr 双列直插式存储模块存储系统及其操作方法