“G11C29/42”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易_钻瓜专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果724个，建议您升级VIP下载更多相关专利

[发明专利]用于存储器子系统的具有低奇偶校验成本的双层代码-CN202080040143.9在审
发明人： S·苏巴劳;J·菲兹帕特里克 -专利权人：美光科技公司
申请日： 2020-06-11 - 公布日： 2022-02-22 - 主分类号： G11C29/42 文献下载
摘要：一种存储器子系统，其经配置以使用纠错码和纠删码对数据进行编码以用于将数据存储到存储器单元中，且经配置以对从所述存储器单元检索的数据进行解码。举例来说，使用所述纠错码(例如，低密度奇偶校验(LDPC)码)对预定大小的数据单元进行单独编码以生成第一层的奇偶校验数据。使用所述纠删码来对所述数据单元内的符号进行交叉编码。根据所述纠删码计算出第二层的奇偶校验符号。还可使用所述纠错码对具有等于所述预定大小的总大小的奇偶校验符号集合进行编码以生成所述奇偶校验符号的奇偶校验数据。
用于存储器子系统具有奇偶校验成本双层代码

[发明专利]存储装置和操作存储装置的方法-CN202110504878.9在审
发明人：朴志云;崔宰赫 -专利权人：三星电子株式会社
申请日： 2021-05-10 - 公布日： 2022-02-22 - 主分类号： G11C29/42 文献下载
摘要：提供了存储装置和操作存储装置的方法。所述存储装置包括半导体存储器装置和存储控制器。半导体存储器装置基于数据选通信号和数据信号接收写入数据，并且基于数据选通信号和数据信号输出读取数据。存储控制器通过信号线将数据选通信号和数据信号并行地发送到半导体存储器装置。存储控制器包括第一延迟电路，第一延迟电路对数据信号进行延迟，使得信号线上的数据信号的窗口的一些边沿通过彼此不同的第一偏斜偏移被去同步。
存储装置操作方法

[发明专利]存储器系统及其操作方法以及使用存储器系统的存储装置-CN202110590653.X在审
发明人：朴志云 -专利权人：三星电子株式会社
申请日： 2021-05-28 - 公布日： 2022-02-22 - 主分类号： G11C29/42 文献下载
摘要：公开了一种存储器系统及其操作方法以及使用存储器系统的存储装置。所述存储器系统包括存储器控制器和M个存储器芯片。存储器控制器生成具有彼此不同的2M个电压电平之一的第一数据信号，并且通过第一通道输出第一数据信号，其中，M是大于或等于二的自然数。第一数据信号表示包括M个位的第一数据。M个存储器芯片通过第一通道共同连接到存储器控制器。当M个存储器芯片具有启用状态时，M个存储器芯片同时从存储器控制器接收通过第一通道发送的第一数据信号，并且基于第一数据信号同时获得包括在第一数据中的M个位。M个存储器芯片中的每个获得M个位中的相应一个，并且基于M个位中的相应一个进行操作。
存储器系统及其操作方法以及使用存储装置

[发明专利]对微电子装置测试数据的编码及其相关方法、装置和系统-CN202110847712.7在审
发明人： J·M·约翰逊 -专利权人：美光科技公司
申请日： 2021-07-27 - 公布日： 2022-02-22 - 主分类号： G11C29/42 文献下载
摘要：公开了对微电子装置的测试数据进行编码以及相关方法、装置和系统。一种存储器装置可以包含多个列平面和至少一个电路。所述至少一个电路可以被配置成接收针对所述存储器装置的所述多个列平面中的每个列平面的列地址的测试结果数据。所述至少一个电路还可以被配置成响应于所述多个列平面的多个位中的仅一个位未通过针对所述列地址的测试而将所述测试结果数据转换为第一结果。进一步地，所述至少一个电路可以被配置成响应于仅一个列平面未通过针对所述列地址的所述测试并且所述一个列平面的多于一个位有缺陷而将所述测试结果数据转换为第二结果。
微电子装置测试数据编码及其相关方法系统

[发明专利]用于存储器装置的自适应奇偶校验技术-CN202110923797.2在审
发明人： J·埃诺;W·A·梅尔顿;S·S·艾勒特 -专利权人：美光科技公司
申请日： 2021-08-12 - 公布日： 2022-02-22 - 主分类号： G11C29/42 文献下载
摘要：本申请涉及用于存储器装置的自适应奇偶校验技术。例如存储器装置的设备可使用一或多个错误校正码ECC方案、错误高速缓存或这两者来支持存取操作。所述存储器装置可从主机装置接收读取或写入数据的命令。如果所述错误高速缓存包含用于所述数据的条目，那么所述存储器装置可使用第一ECC方案读取或写入所述数据。如果所述错误高速缓存不包含用于所述数据的条目，那么所述存储器装置可在不使用ECC方案的情况下或使用不同于所述第一ECC方案的第二ECC方案来读取或写入所述数据。
用于存储器装置自适应奇偶校验技术

[发明专利]磁盘装置以及纠错方法-CN202110028378.2在审
发明人：前东信宏 -专利权人：株式会社东芝;东芝电子元件及存储装置株式会社
申请日： 2021-01-11 - 公布日： 2022-02-18 - 主分类号： G11C29/42 文献下载
摘要：实施方式提供能够提高记录密度的磁盘装置以及纠错方法。本实施方式涉及的磁盘装置具备：盘；头，其对所述盘写入数据，从所述盘读取数据；以及控制器，其从最初对所述盘的第1磁道进行1周读取的最初的读取时起基于与所述第1磁道对应的第1奇偶校验数据对在所述第1磁道中无法读取的第1扇区执行纠错。
磁盘装置以及纠错方法

[发明专利]利用纠错码自动校正访问存储装置数据的装置及方法-CN201810356725.2有效
发明人：张士锦;罗韬;刘少礼;陈云霁 -专利权人：中国科学院计算技术研究所
申请日： 2015-12-18 - 公布日： 2022-02-08 - 主分类号： G11C29/42 文献下载
摘要：本公开提供了一种利用纠错码自动校正访问存储装置数据的装置及方法，其中，该利用纠错码自动校正访问存储装置数据的装置包括：存储装置模块，用于存储数据，其包括用于存储数据的区域与用于存储监督位的区域；编码器模块，包括监督位生成模块与合并模块，监督位生成模块用于根据数据生成监督位；合并模块用于将数据与监督位合并；解码器模块，用于当存储装置模块读取数据时，根据监督位检验所读取的数据的正确性，当发现所读取的数据中存在错误数据时，发送错误信号，同时将错误数据进行校正，并将校正后的数据发送给存储装置模块。本公开实现了数据自动校正的目的，避免了数据错误增多导致最后校正失败的情况。
利用纠错码自动校正访问存储装置数据方法

[发明专利]非易失性存储器件、操作方法、控制器以及存储设备-CN202110801399.3在审
发明人：朴世桓;金真怜;朴一汉;姜奎满;南尚完 -专利权人：三星电子株式会社
申请日： 2021-07-15 - 公布日： 2022-01-25 - 主分类号： G11C29/42 文献下载
摘要：一种非易失性存储器件包括：存储单元阵列，所述存储单元阵列包括多个存储块，每个所述存储块包括连接到多条字线和多条位线的多个存储单元；行译码器，所述行译码器被配置为基于地址在所述多个存储块当中选择一个存储块；电压发生器，所述电压发生器被配置为施加与所述多条字线当中的选定字线和未选字线相对应的字线电压；页面缓冲器，所述页面缓冲器连接到所述多条位线，并且被配置为从与所述多个存储块当中的所选择的存储块的所述选定字线当中的一条字线连接的存储单元读取数据；以及控制逻辑，所述控制逻辑被配置为控制所述行译码器、所述电压发生器和所述页面缓冲器。
非易失性存储器操作方法控制器以及存储设备

[发明专利]一种闪存open block特性的测试方法-CN202111268294.2在审
发明人：刘凯;王璞 -专利权人：山东华芯半导体有限公司
申请日： 2021-10-29 - 公布日： 2022-01-21 - 主分类号： G11C29/42 文献下载
摘要：本发明公开一种闪存open block特性的测试方法，属于闪存测试领域，本方法分阶段向block中写入数据，直至写满整个block，这样中间的每个阶段都是open block。每个阶段选取一组对照的block写满数据，通过对比数据的错误位数，得到每个阶段open block与close block的特性关系，根据这些特性可以进行对应的处理。本方法可以全面、快速的得到open block在使用过程中存在的前后数据稳定性不一致的特性。通过本方法得到的数据结果可以很容易的得出open block使用的间隔时间、open分组等信息，根据这些信息可以使处理open block变得容易。
一种闪存 open block 特性测试方法

[发明专利]非易失性存储器及其数据恢复方法-CN202010693278.7在审
发明人：卢璐;周英娜;肖磊;俞军;董艺 -专利权人：上海复旦微电子集团股份有限公司
申请日： 2020-07-17 - 公布日： 2022-01-18 - 主分类号： G11C29/42 文献下载
摘要：本申请实施例提供一种非易失性存储器及其数据恢复方法。非易失性存储器包括页缓存器和具有存储单元的阵列，阵列适于通过页缓存器读出或者写入数据，页缓存器包括分别位于阵列上部和下部的上缓存区和下缓存区，上缓存区适于基于数据中奇数位或者偶数位中的一者操作存储单元，下缓存区适于基于数据中奇数位或者偶数位中的另一者操作存储单元。上缓存区和下缓存区至阵列中块的路径较短，使得锁存器中数据翻转的可能性减小。
非易失性存储器及其数据恢复方法

[发明专利]进行选择性地启用的ECC解码的熔丝逻辑-CN202110794044.6在审
发明人： B·D·巴里 -专利权人：美光科技公司
申请日： 2021-07-14 - 公布日： 2022-01-18 - 主分类号： G11C29/42 文献下载
摘要：本申请涉及进行选择性地启用的ECC解码的熔丝逻辑。熔丝逻辑配置成选择性地启用熔丝阵列中的熔丝的特定群组以支持一个应用中的列(或行)冗余或另一应用中的纠错码ECC操作中的一个。举例来说，所述熔丝逻辑可对所述熔丝的群组进行解码以启用在一个模式或应用中的存储器单元的替换列(或行)，且对所述熔丝的群组的子组进行解码以检索对应于经过编码以启用在第二模式或应用中的存储器单元的不同替换列或行的熔丝的第二群组的ECC数据。所述熔丝逻辑包含ECC解码逻辑电路，所述ECC解码逻辑电路选择性地启用以基于在所述熔丝的第一群组中的熔丝的所述子组中编码的所述ECC数据来检测和校正在所述熔丝的第二群组中编码的数据中的错误。
进行选择性启用 ecc 解码逻辑

[发明专利]数据存储设备及其操作方法-CN202110226243.7在审
发明人：罗充彦 -专利权人：爱思开海力士有限公司
申请日： 2021-03-01 - 公布日： 2022-01-11 - 主分类号： G11C29/42 文献下载
摘要：本发明公开了一种数据存储设备，该数据存储设备可以包括：数据存储装置，包括用于存储第一数据的至少一个数据管芯以及用于存储第二数据、第三数据和芯片猎杀奇偶校验的至少一个奇偶校验管芯，其中，该至少一个数据管芯和该至少一个奇偶校验管芯被连接到通道；以及控制器，与数据存储装置通信，并且被配置为：通过通道从与数据存储装置通信的主机接收针对第一数据和第二数据的写入请求，以根据第一数据和第二数据生成芯片猎杀奇偶校验。控制器被进一步配置为：在芯片猎杀奇偶校验正被基于第一数据进行更新的同时从主机接收到针对第三数据的读取请求时，从奇偶校验管芯读取第三数据，并且将该第三数据提供到主机。
数据存储设备及其操作方法

[发明专利]存储器和存储器的操作方法-CN202110636133.8在审
发明人：张文选;郑会柱;金壮律 -专利权人：爱思开海力士有限公司
申请日： 2021-06-08 - 公布日： 2022-01-07 - 主分类号： G11C29/42 文献下载
摘要：本公开涉及存储器和存储器的操作方法。所述方法包括：从存储核心读取数据和错误校正码；基于所读取的错误校正码对所读取的数据的错误进行校正，从而产生已纠错数据；通过将已纠错数据的一部分替换为写入数据来生成新数据，使得所述一部分变为新数据的写入数据部分；基于新数据而生成新错误校正码；以及将新数据的写入数据部分和新错误校正码写入存储核心。
存储器操作方法

[发明专利]存储器、存储系统以及存储器的操作方法-CN202110676294.X在审
发明人：张文选;郑会柱 -专利权人：爱思开海力士有限公司
申请日： 2021-06-18 - 公布日： 2022-01-07 - 主分类号： G11C29/42 文献下载
摘要：本申请公开了存储器、存储系统以及存储器的操作方法。一种存储器包括：下行链路错误校正电路，其适用于基于从存储器控制器传送的下行链路错误校正码来校正从存储器控制器传送的数据中的错误，以产生错误校正数据；存储器错误校正码生成电路，其适用于基于通过下行链路错误校正电路获得的错误校正数据来生成存储器错误校正码；错误注入电路，其适用于当下行链路错误校正电路检测到从存储器控制器传送的数据中的未校正的错误时，将错误注入到由下行链路错误校正电路获得的错误校正数据和存储器错误校正码中的至少一个中；以及存储器核，其适用于储存从错误注入电路传送的存储器错误校正码和数据。
存储器存储系统以及操作方法

[发明专利]存储器、存储器系统和存储器系统的操作方法-CN202110678593.7在审
发明人：张文选;郑会柱;金壮律 -专利权人：爱思开海力士有限公司
申请日： 2021-06-18 - 公布日： 2022-01-07 - 主分类号： G11C29/42 文献下载
摘要：本申请涉及存储器、存储器系统和存储器系统的操作方法。一种存储器包括：非易失性存储器，适于存储缺陷地址；寄存器，适于在启动操作期间接收和存储来自非易失性存储器的缺陷地址，以及在寄存器访问操作期间接收和存储从外部输入的地址；比较电路，适于将寄存器中存储的地址与外部输入的地址进行比较以产生比较结果；根据比较电路的比较结果和冗余激活比特位来被访问的冗余存储单元；以及根据比较电路的比较结果和冗余激活比特位来被访问的正常存储单元。
存储器系统操作方法

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top