[发明专利]具有分别驱动的源极区以改善性能的存储器块在审
| 申请号： | 202180006705.2 | 申请日： | 2021-05-21 |
| 公开（公告）号： | CN114747007A | 公开（公告）日： | 2022-07-12 |
| 发明（设计）人： | 崔志欣;R·高塔姆;H·奇布文戈泽 | 申请（专利权）人： | 桑迪士克科技有限责任公司 |
| 主分类号： | H01L27/11519 | 分类号： | H01L27/11519;H01L27/11565;H01L27/11529;H01L27/1157;H01L27/11573;H01L27/11521;G11C16/04 |
| 代理公司： | 北京同立钧成知识产权代理有限公司 11205 | 代理人： | 唐强;刘芳 |
| 地址： | 美国德*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 具有 分别 驱动 源极区 改善 性能 存储器 | ||
本发明描述了用于在存储器单元块下方的基板中提供分离的源极区的装置和技术。该源极区可由相应的电压驱动器分别驱动，以提供诸如更均匀的编程和擦除速度以及更窄的阈值电压分布的益处。在一种方法中，提供单个源极区并且通过蚀刻沟槽以及用绝缘材料填充该沟槽来将该源极区分成多个源极区。到该源极区的触点可包括柱形触点，该柱形触点对于每个源极区延伸穿过该块。在另一种方法中，一个或多个平面触点对于每个源极区延伸穿过该块。在另一方面，编程操作在编程操作的验证测试期间向相应源极区施加不同电压。
背景技术
本技术涉及存储器设备的操作。
半导体存储器设备已经变得越来越普遍用于各种电子设备。例如，非易失性半导体存储器用于蜂窝电话、数字相机、个人数字助理、移动计算设备、非移动计算设备以及其他设备。
电荷存储材料(诸如浮栅)或电荷俘获材料可以用于此类存储器设备中以存储表示数据状态的电荷。例如，电荷俘获材料可以垂直地布置在三维(3D)堆叠存储器结构中。3D存储器结构的一个示例是位成本可扩展(BiCS)体系结构，该体系结构包括交替的导电层和介电层的堆叠。
存储器设备包括存储器单元，这些存储器单元可被串联布置成NAND串，例如，其中选择栅极晶体管设置在NAND串的末端处以选择性地将NAND串的沟道连接到源极线或位线。然而，在操作此类存储器设备时存在各种挑战。
附图说明
图1A是示例存储器设备的框图。
图1B是图1A的存储器设备100的布置的框图，其中第一管芯130a上的控制电路130与单独的第二管芯126b上的存储器结构126通信。
图2是示出图1A的感测块51的一个实施方案的框图。
图3示出了图1A的用于将电压提供给平面中的存储器单元块的功率控制电路115的示例性具体实施。
图4A是示例性存储器管芯400的透视图，其中块设置在相应的平面P0和P1中，与图1A一致。
图4B示出了图1A的存储器结构126中的示例性晶体管450。
图5A示出了图4A的块B0-0中的NAND串的示例性视图。
图5B示出了图5A的块B0-0以及相应的NAND串、位线和感测电路的示例性顶视图。
图5C示出了图5A和图5B的NAND串700n的剖视图。
图6A示出了图4A的块B0-0的示例性构型，其中示出位于基板404中的分离的源极区SRC1、SRC2和SRC3。
图6B示出了图4A的块B0-0和B1-0的示例性构型，其中示出了分离的源极区SRC1、SRC2和SRC3。
图7A示出了图6A的块中的NAND串的平均编程阈值电压(Vth)与到字线(WL)驱动器的距离的关系的曲线。
图7B示出了图6A的块中的NAND串的阈值电压(Vth)与到字线(WL)驱动器的距离的关系的曲线图，其中示出了在G状态存储器单元的验证操作中源极区SRC1-SRC3处不同电压的影响。
图8A示出了实施例I(A)中图6A的块的顶视图，在该实施例中，到源极区的柱形触点位于该块内。
图8B示出了图8A的块沿着线A-A的剖视图。
图8C示出了图8A的块沿着线B-B的剖视图。
图9A示出了实施例I(B)中图6A的块的顶视图，在该实施例中，到源极区的柱形触点位于该块外部。
图9B示出了图9A的块沿着线B-B的剖视图。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于桑迪士克科技有限责任公司，未经桑迪士克科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202180006705.2/2.html，转载请声明来源钻瓜专利网。
- 上一篇：便携终端及湿毛巾管理系统
- 下一篇：数据存储设备加密
- 同类专利
- 三维存储器阵列之下的字线解码器电路-201680076473.7
- 小川裕之;F.富山;T.有木 - 桑迪士克科技有限责任公司
- 2016-12-19 - 2022-10-14 - H01L27/11519
- 三维存储器器件的总芯片区域可以采用设计布局来减少，该布局中字线解码器电路形成在存储器堆叠体结构的阵列底下。在字线和字线解码器电路之间的互连可以通过形成分立字线接触通孔结构来提供。分立字线接触通孔结构可以通过采用具有重叠开口区域的多个蚀刻的集合来形成，并且用于蚀刻不同数量的绝缘层和导电层对，由此避免了形成具有阶梯式表面的阶梯区域的需求。至少一个导电互连结构的集合可以用于将垂直电接触提供到字线解码器电路。位线驱动器还可以形成在存储器堆叠体结构的阵列底下以提供较大的面积效率。
- 具有分别驱动的源极区以改善性能的存储器块-202180006705.2
- 崔志欣;R·高塔姆;H·奇布文戈泽 - 桑迪士克科技有限责任公司
- 2021-05-21 - 2022-07-12 - H01L27/11519
- 本发明描述了用于在存储器单元块下方的基板中提供分离的源极区的装置和技术。该源极区可由相应的电压驱动器分别驱动，以提供诸如更均匀的编程和擦除速度以及更窄的阈值电压分布的益处。在一种方法中，提供单个源极区并且通过蚀刻沟槽以及用绝缘材料填充该沟槽来将该源极区分成多个源极区。到该源极区的触点可包括柱形触点，该柱形触点对于每个源极区延伸穿过该块。在另一种方法中，一个或多个平面触点对于每个源极区延伸穿过该块。在另一方面，编程操作在编程操作的验证测试期间向相应源极区施加不同电压。
- 存储器阵列和形成存储器阵列的方法-201880009394.3
- D·戴寇克;R·J·希尔;C·拉森;金吴熙;J·B·德胡特;B·D·洛;J·D·霍普金斯;陶谦;B·L·凯西 - 美光科技公司
- 2018-02-01 - 2019-09-13 - H01L27/11519
- 一些实施例包含存储器阵列，所述存储器阵列具有交替的绝缘层级和字线层级的竖直堆叠。所述字线层级具有对应于控制栅极区的终端。电荷捕集材料沿着所述字线层级的所述控制栅极区而非沿着所述绝缘层级。所述电荷捕集材料通过电荷阻挡材料与所述控制栅极区间隔开。沟道材料沿着所述堆叠竖直地延伸且通过电介质材料与所述电荷捕集材料横向间隔开。一些实施例包含形成NAND存储器阵列的方法。
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
