[发明专利]电容器结构的制作方法有效
申请号: | 202010080565.0 | 申请日: | 2020-02-05 |
公开(公告)号: | CN113224237B | 公开(公告)日: | 2022-07-29 |
发明(设计)人: | 张维峻;黄汉民;张幼弟;谈文毅 | 申请(专利权)人: | 联芯集成电路制造(厦门)有限公司 |
主分类号: | H01L49/02 | 分类号: | H01L49/02 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 陈小雯 |
地址: | 361100 福建*** | 国省代码: | 福建;35 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 电容器 结构 制作方法 | ||
本发明公开一种电容器结构的制作方法,包括下列步骤,在基底上形成第一电容器。第一电容器包括第一导电层的第一导电图案与第二导电图案以及第一介电层于水平方向上设置于第一导电图案与第二导电图案之间。在形成第一电容器之前,在基底上形成第二电容器。第二电容器包括第二导电层的第三导电图案与第四导电图案以及第二介电层于水平方向上设置于第三导电图案与第四导电图案之间。对第二导电层的厚度进行监测。依据第二导电层的厚度监测结果控制第一导电层的厚度目标值。
技术领域
本发明涉及一种电容器结构的制作方法,尤其是涉及一种具有多个电容器的电容器结构的制作方法。
背景技术
在现代社会中,由集成电路(integrated circuit,IC)所构成的微处理系统早已被普遍应用于生活中的各个层面,许多电子设备例如个人计算机、移动电话、家电用品等均有集成电路的应用。随着科技的日益精进以及各种新兴电子产品的持续开发,集成电路在设计上也朝向多元化、精密化、小型化等方向发展。
在目前的电子产品中,大多是以各种半导体技术在硅基底上形成电路元件,例如金属氧化物半导体晶体管(metal oxide semiconductor transistor,MOS transistor)、电容器(capacitor)或电阻器(resistor)等。一般而言,电容器结构可由两个电极以及夹设于此两个电极之间的介电层所构成。电容器结构可设置在位于基底上的金属层间介电层(inter-metal dielectric layer,IMD layer)中而可利用后端制作工艺(back end ofline,BEOL)形成。然而,电容器结构容易受到后端制作工艺的制作工艺变异影响而导致电容器结构的电容值状况不易受到控制,故需改进制作方法来改善电容器结构的电容值稳定性。
发明内容
本发明提供了一种电容器结构的制作方法,依据用以形成电容器的导电层的厚度监测值来控制用以形成下一个电容器的导电层的厚度目标值,由此改善电容器结构的整体电容值的稳定性。
本发明的一实施例提供一种电容器结构的制作方法,包括下列步骤。于一基底上形成一第一电容器。第一电容器包括一第一导电层的一第一导电图案与一第二导电图案以及一第一介电层。第一介电层于一水平方向上设置于第一导电图案与第二导电图案之间。在形成第一电容器之前,在基底上形成一第二电容器。第二电容器包括一第二导电层的一第三导电图案与一第四导电图案以及一第二介电层。第二介电层于水平方向上设置于第三导电图案与第四导电图案之间。
对第二导电层的厚度进行监测,并依据第二导电层的一厚度监测结果控制第一导电层的一厚度目标值。
附图说明
图1为本发明一实施例的电容器结构的示意图;
图2为本发明一实施例的电容器结构的立体示意图;
图3为本发明一实施例的电容器结构的制作方法的流程示意图;
图4为本发明一实施例的电容器结构的制作方法的部分流程示意图;
图5为本发明一实施例的电容器结构中的导电层的片电阻的倒数与对应的电容器单元的电容之间的关系示意图;
图6为本发明一实施例的电容器结构中的导电层的片电阻与导电层的厚度与关键尺寸的乘积之间的关系示意图;
图7至图9为本发明一实施例的电容器结构的制作方法的示意图,其中
图8为图7之后的状况示意图;
图9为图8之后的状况示意图;
图10为本发明一实施例的电容器结构中的电容器单元的上视示意图。
主要元件符号说明
10 基底
10S 表面
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联芯集成电路制造(厦门)有限公司,未经联芯集成电路制造(厦门)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010080565.0/2.html,转载请声明来源钻瓜专利网。
- 上一篇:电容结构以及其制作方法
- 下一篇:三维地震采集排列模板布设方案选择方法及装置