[发明专利]一种SOI功率开关的ESD保护器件

说明书

本发明涉及半导体器件技术领域，尤其涉及一种SOI功率开关的ESD保护器件，包括：P型衬底；P型衬底上的N型深阱；在N型深阱上依次排布的第一N阱、第一P阱、第一P型本征掺杂区、第二N阱、第二P型本征掺杂区、第二P阱、第三N阱，第一P型本征掺杂区隔离第一P阱和第二N阱，第二P型本征掺杂区隔离第二N阱和第二P阱；第一P阱内包括第一P+注入区、第一N+注入区；第二P阱内包括第二N+注入区、第二P+注入区；第二N阱上有栅氧化层，第一P+注入区和第一N+注入区连接至阳极，第二N+注入区和第二P+注入区连接至阴极，提高了器件的维持电压，降低了器件的触发电压，提高了双向防护性能。

技术领域

本发明涉及半导体器件技术领域，尤其涉及一种SOI功率开关的ESD保护器件。

背景技术

静电放电(ESD，Electron Static Discharge)是当一个集成电路的管脚浮接时，大量静电荷从外向内灌入集成电路的瞬时过程，整个过程大约耗时1000ns。在集成电路的静电放电时会产生数百甚至数千伏特的高压，将集成电路中输入级的栅氧化层击穿。随着集成电路工艺的进步，MOS管的特征尺寸越来越小，栅氧化层的厚度也越来越薄，在这种趋势下，使用高性能的ESD防护器件来泄放静电电荷以保护栅极氧化层显得十分重要。

ESD现象的模型主要有四种：人体放电模型(HBM)、机械放电模型(MM)、器件充电模型(CDM)以及电场感应模型(FIM)。对一般集成电路产品来说，一般要经过人体放电模型，机械放电模型以及器件充电模型的测试。为了能够承受如此高的静电放电电压，集成电路产品通常必须使用具有高性能、高耐受力的静电放电保护器件。

随着SOI技术的快速进展，SOI功率集成电路的ESD保护已成为一个主要的可靠性设计问题。在SOI功率集成电路中，二极管、GGNMOS、SCR等都可以用来充当ESD保护器件，其中可控硅器件(SCR)是最具有效率的ESD保护器件之一。

可控硅(Silicon Controlled Rectifier–SCR)在功率器件中广泛应用，因为它可以在高阻态与低阻态之间切换，可用作电源开关，然而它同时也是十分有效的ESD保护器件，由于其维持电压很低，所以能够承受很高的ESD电流，因此，SCR天然具有高的ESD鲁棒性。相较其他ESD保护器件，SCR器件的单位面积ESD保护能力最强。一般SCR器件为单方向ESD保护器件(图1所示)，在另外一个方向的ESD保护由寄生二极管或者并联一个二极管来完成。采用额外的二极管来进行另外一个方向的ESD保护，会增大版图面积。在一些有输入端口需要承受负电压的电路中，如果IO电压低于-0.7V,GND电压为0V，采用二极管进行反方向保护时，二极管在正常工作时就会导通，产生漏电，影响防护性能。

因此，如何采用双向ESD保护器件提高防护性能是目前亟待解决的技术问题。

发明内容

鉴于上述问题，提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的SOI功率开关的ESD保护器件。

本发明实施例提供一种SOI功率开关的ESD保护器件，包括：

P型衬底；

所述P型衬底上的N型深阱；

在所述N型深阱上依次排布的第一N阱、第一P阱、第一P型本征掺杂区、第二N阱、第二P型本征掺杂区、第二P阱、第三N阱，所述第一P型本征掺杂区隔离所述第一P阱和所述第二N阱，所述第二P型本征掺杂区隔离所述第二N阱和所述第二P阱；

所述第一P阱内包括第一P+注入区、第一N+注入区；

所述第二P阱内包括第二N+注入区、第二P+注入区；

所述第二N阱上有栅氧化层，所述第一P+注入区和所述第一N+注入区连接至阳极，所述第二N+注入区和所述第二P+注入区连接至阴极。

进一步地，所述第二N阱的宽度范围为2-8μm。