[发明专利]半导体装置的形成方法

说明书

本公开实施例描述一种于光刻胶层上形成一介电层或一介电质堆叠的方法，同时最小化或避免对光刻胶造成损害。此外，介电层或介电质堆叠可填充高深宽比的开口且可经由蚀刻而移除。介电层或介电质堆叠可经由一共形的低温化学气相沉积工艺或使用多个前驱物及等离子体或反应气体之一共形的低温原子层沉积工艺而沉积。

技术领域

本发明实施例涉及半导体装置及其形成方法，尤其涉及一种具有高深宽比的间隙填充及其形成方法。

背景技术

旋涂式(spin-on)介电质对于高深宽比结构(例如，至少10：1)具有特别的间隙填充性质。然而，对于大批量制造来说，旋涂式介电质的蚀刻速率可能较低。此外，旋涂式介电质在旋涂工艺期间可能会形成非期望的气穴(air-pockets)(孔隙)。

发明内容

本发明实施例的目的在于提供一种半导体装置的形成方法，以解决上述问题。

根据一实施例，本公开实施例提供一种方法，包括形成多个图案化结构于一基板之上；形成一间隔物材料(spacer material)于图案化结构之上；设置一材料层于间隔物材料之上；形成一个或多个开口于材料层中以暴露一部分的间隔物材料；沉积一介电质于材料层之上以填充一个或多个开口；以及蚀刻介电质和材料层直到暴露出间隔物材料。

根据另一实施例，本公开实施例提供一种方法，包括形成多个图案化结构于一基板之上，其中每一个图案化结构具有一顶表面；形成一间隔物材料于图案化结构之上；设置一光刻胶层于间隔物材料之上；形成一开口于光刻胶层中以暴露一部分的间隔物材料；沉积一材料堆叠于开口中，所述材料堆叠包括一底层和一顶层；蚀刻材料堆叠和光刻胶层直到暴露出间隔物材料；以及移除图案化结构的顶表面之上和基板之上的间隔物材料。其中，沉积所述材料堆叠包括：共形地沉积底层于光刻胶层上；以及沉积顶层以填充开口。

又根据另一实施例，本公开实施例提供一种方法，包括形成多个图案化结构于一基板之上；形成一间隔物材料于图案化结构之上；设置一第一材料堆叠于间隔物材料之上，其中第一材料堆叠包括一光刻胶底层和一硬罩幕顶层，光刻胶底层覆盖间隔物材料；形成具有大于10比1的深宽比的开口于第一材料堆叠中以暴露一部分的间隔物材料；以及沉积一第二材料堆叠于第一材料堆叠之上以填充开口，第二材料堆叠包括一第二底层和一第二顶层，其中第二底层形成于光刻胶底层和硬罩幕顶层上，且其中第二顶层填充开口。

本发明实施例提供的半导体装置的形成方法的有益效果在于，具有改良的蚀刻速率，且具有最小化的孔隙或没有孔隙。

为让本公开实施例的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附附图，作详细说明如下。

附图说明

本公开最好配合附图及详细说明阅读以便了解。要强调的是，依照工业上的标准实施，各个特征并未按照比例绘制。事实上，为了清楚的讨论，可能任意的放大或缩小各个特征的尺寸。

图1为根据一些实施例显示形成于基板上的多个图案化结构之上的间隔物材料的等角视图(isometric view)。

图2为根据一些实施例显示间隔物材料之上具有开口的光刻胶层的等角视图。

图3为根据一些实施例显示光刻胶开口中的间隙填充介电材料的剖面图。

图4为根据一些实施例显示于第一回蚀刻工艺后位于间隔物材料之上的间隙填充介电材料的等角视图。

图5为根据一些实施例显示于第二回蚀刻工艺后位于间隔物材料之上的间隙填充介电材料的等角视图。

图6为根据一些实施例显示光刻胶开口中的介电质堆叠的剖面图。

图7为根据一些实施例显示于第一回蚀刻工艺后位于间隔物材料之上的介电质堆叠的等角视图。