[发明专利]半导体结构的制备方法及半导体结构

说明书

本发明提供一种半导体结构的制备方法及半导体结构。半导体结构的制备方法包括步骤：1）提供一半导体衬底，半导体衬底包括器件单元区域和位于器件单元区域外围的外围单元区域；2）于器件单元区域的上表面形成阻挡层；3）在阻挡层的保护作用下将步骤2）得到的结构进行半导体氧化处理，以于外围单元区域的上表面形成栅氧化层。本发明在对外围单元区域的上表面进行栅极氧化前，通过先在器件单元区域的上表面形成阻挡层而避免器件单元区域的有源区在栅极氧化过程中被氧化而保证器件单元区域的有源区面积不会减小从而为后续的工艺生产提供更大的工艺容限空间，并能极大减少器件断路等不良，从而提升器件性能，最终帮助提高生产良率，降低生产成本。

技术领域

本发明涉及半导体制造领域，特别是涉及一种半导体结构的制备方法及半导体结构。

背景技术

随着电子技术的飞速发展，半导体集成度越来越高，半导体器件单元区域内集成的功能模块越来越多，一些辅助的功能模块则被设置到外围单元区域。比如，在DRAM存储器件中，器件单元区域内通常包括矩阵型的多个存储单元，而外围单元区域则包括操作存储单元的电路；在其他一些器件结构中，为了保证器件单元区域能实现高击穿电压和稳定性，则通过外围区的电路实现对器件单元区域的过渡和保护作用。当然，外围单元区域也可能同时包含这两类功能结构。在半导体产品集成度增加的同时产品尺寸却越来越小，这使得器件的有源区减小并导致工艺容限(误差容忍度)减小，对产品性能和收率的影响也逐渐增加。

通常来说，半导体器件单元区域内的电路分布比外围单元区域内的电路分布密集得多，相应地，器件单元区域内的设计尺寸也比外围单元区域的设计尺寸更小。传统的半导体工艺中在进行晶体管栅极氧化工艺时不区分器件单元区域和外围单元区域而在整个器件表面同时进行，使得器件的有源区，尤其是器件单元区域内的有源区被氧化使得实际的有源区出现如图1中所示的现象，即器件单元区域11’内的有源区10’的两侧出现氧化区域24’使得有源区10’上表面的横向尺寸d1减小，并产生斜坡现象使得器件单元区域的工艺容限减小，在半导体集成度不高的情况下，这种减小对后续工艺的影响及对器件性能的影响尚在可承受范围之内，但在半导体集成度不断增加的情况下，器件单元区域的有源区减小使得晶体管的电流量难以控制，影响产品可靠性，而在DRAM产品制造中，器件单元区域的有源区减小会导致存储器件的动态/静态刷新不良导致存储器产品的最大不良，且器件单元区域有源区的减小导致后续的工艺难度增加，并极易引发断路等问题而使得器件性能急剧下降、生产良率下降以及生产成本增加等问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体结构的制备方法及半导体结构，用于解决现有技术中在进行栅极热氧化工艺时因器件单元区域的有源区被氧化使得器件单元区域实际的有源区面积减小导致器件性能下降、生产良率下降及后续工艺难度增加等问题。

具体的，本发明的半导体结构的制备方法包括步骤：1)提供一半导体衬底，所述半导体衬底包括器件单元区域和位于所述器件单元区域外围的外围单元区域；2)于所述器件单元区域的上表面形成阻挡层；3)在所述阻挡层的保护作用下将步骤2)得到的结构进行半导体氧化处理，以于所述外围单元区域的上表面形成栅氧化层。

优选地，步骤1)中，所述器件单元区域内形成有第一浅沟槽隔离结构，以在所述器件单元区域内隔离出若干个第一有源区；所述外围单元区域内形成有第二浅沟槽隔离结构，以在所述外围单元区域内隔离出若干个第二有源区。

更优选地，位于所述外围单元区域内的所述第二浅沟槽隔离结构的横向尺寸大于位于所述器件单元区域内的所述第一浅沟槽隔离结构的横向尺寸。

优选地，所述器件单元区域的工艺容限小于所述外围单元区域的工艺容限。

优选地，步骤1)中，所述半导体衬底内还形成有过渡结构，所述过渡结构位于所述器件单元区域与所述外围单元区域之间。

优选地，步骤2)中形成的所述阻挡层包括氮化硅层。