[发明专利]三维半导体装置在审

申请号：	201711214301.4	申请日：	2017-11-28
公开（公告）号：	CN108538844A	公开（公告）日：	2018-09-14
发明（设计）人：	金英宇;任峻成;尹壮根;黄盛珉	申请（专利权）人：	三星电子株式会社
主分类号：	H01L27/11526	分类号：	H01L27/11526;H01L27/11551;H01L27/11573;H01L27/11578
代理公司：	北京铭硕知识产权代理有限公司 11286	代理人：	刘灿强;尹淑梅
地址：	韩国京畿***	国省代码：	韩国;KR
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	单元阵列区绝缘层单元阵列结构半导体装置外围电路区逻辑结构外围绝缘存储器单元阵列三维半导体装置外围电路晶体管多孔层基底三维
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

提供了一种三维(3D)半导体装置，所述3D半导体装置包括具有单元阵列区和外围电路区的基底。单元阵列结构位于单元阵列区中，并包括3D存储器单元阵列。外围逻辑结构位于外围电路区中并包括外围电路晶体管。单元绝缘层使单元阵列结构绝缘。外围绝缘层与外围逻辑结构和单元阵列区绝缘并且具有多孔层。

于2017年3月3日提交的且发明名称为“三维半导体装置(Three-DimensionalSemiconductor Device)”的第10-2017-0027776号韩国专利申请通过引用全部包含于此。

技术领域

一个或更多个实施例涉及一种三维半导体装置。

背景技术

已经开发除了许多类型的半导体装置。二维(或平面型)半导体装置具有二维布置的存储器单元。三维(或垂直型)半导体装置具有三维布置的存储器单元。开发三维半导体装置以克服二维半导体装置的尺寸、容量或其它限制。

发明内容

根据一个或更多个实施例，三维(3D)半导体装置包括：基底：具有单元阵列区和外围电路区；单元阵列结构，位于单元阵列区中并包括3D存储器单元阵列；外围逻辑结构，位于外围电路区中并包括外围电路晶体管；单元绝缘层，使单元阵列结构绝缘；外围绝缘层，与外围逻辑结构和单元阵列区绝缘并具有多孔层。

根据一个或更多个其它实施例，三维(3D)半导体装置包括：基底，具有单元阵列区、接触区和外围电路区；单元阵列结构，位于单元阵列区中并包括堆叠结构和垂直结构；外围逻辑结构，位于外围电路区中并包括外围电路晶体管；接触布线结构，位于接触区中并且将单元阵列区与外围电路区电连接；单元绝缘层，被构造为将单元阵列结构绝缘；接触绝缘层，使接触布线结构绝缘；外围绝缘层，与外围逻辑结构和单元阵列区绝缘，所述外围绝缘层包括具有多孔层和比氧化硅层低的介电常数的低介电层。

根据一个或更多个其它实施例，三维(3D)半导体装置包括：第一区域，包括3D单元阵列；第二区域，包括外围逻辑结构；第一绝缘层，位于第二区域中并且具有比氧化硅低的介电常数，所述第一绝缘层位于外围逻辑结构与在第二区域中的和外围逻辑结构叠置的区域之间。

附图说明

通过参照附图详细描述示例性实施例，特征对于本领域技术人员将变得明显，在附图中：

图1示出了三维(3D)半导体装置的实施例；

图2示出了图1的3D半导体装置的框图；

图3示出了3D存储器器单元阵列的实施例；

图4示出了3D半导体装置的实施例的平面图；

图5示出了沿图4中的剖面线I-I'、II-II'和III-III'截取的视图；

图6示出了3D半导体装置的另一实施例；

图7示出了3D半导体装置的另一实施例；

图8示出了3D半导体装置的另一实施例；

图9和图10示出了用于解释用于制造3D半导体装置的方法的实施例的视图；