[发明专利]三维半导体装置

权利要求书

1.一种三维半导体装置，所述三维半导体装置包括：

基底，具有单元阵列区和外围电路区；

单元阵列结构，位于单元阵列区中并包括三维存储器单元阵列；

外围逻辑结构，位于外围电路区中并包括外围电路晶体管；

单元绝缘层，使单元阵列结构绝缘；以及

外围绝缘层，使外围逻辑结构绝缘，并具有多孔层。

2.如权利要求1所述的三维半导体装置，其中，外围绝缘层包括具有比氧化硅层低的介电常数的低介电层。

3.如权利要求1所述的三维半导体装置，其中，单元绝缘层包括氧化硅层或者具有比氧化硅层低的介电常数的低介电层。

4.如权利要求1所述的三维半导体装置，其中，外围绝缘层包括：

外围下绝缘层，位于外围电路晶体管上；

外围上绝缘层，位于外围下绝缘层上；以及

外围接触布线结构，电连接到外围电路晶体管并且位于外围绝缘层中。

5.如权利要求4所述的三维半导体装置，其中，外围下绝缘层包括：

氧化硅层，位于外围电路晶体管上；

低介电层，位于氧化硅层上并且具有比氧化硅层低的介电常数；以及

多孔层，位于低介电层上。

6.如权利要求5所述的三维半导体装置，其中，外围上绝缘层包括：

低介电层，位于外围下绝缘层上并且具有比氧化硅层低的介电常数；以及

多孔层，位于外围上绝缘层的低介电层上。

7.如权利要求4所述的三维半导体装置，其中，外围下绝缘层包括：

第一材料层，位于外围电路晶体管上并且包括氧化硅层或者具有比氧化硅低的介电常数的低介电层；以及

第二材料层，包括位于第一材料层上的多孔层。

8.如权利要求7所述的三维半导体装置，其中，外围上绝缘层包括：

氧化硅层，位于外围下绝缘层上；以及

多孔层，位于外围上绝缘层的氧化硅层上。

9.如权利要求4所述的三维半导体装置，其中，外围下绝缘层包括：

氧化硅层，位于外围电路晶体管上；

低介电层，位于氧化硅层上并且具有比氧化硅层低的介电常数；以及

保护层，位于氧化硅层和低介电层的上表面和侧壁上，所述保护层保护外围电路区的侧壁。

10.如权利要求1所述的三维半导体装置，其中：

通过布线绝缘层来绝缘的布线层位于单元阵列区中，并且

通过外围布线绝缘层来绝缘的外围布线层位于外围电路区中，所述外围布线层包括多孔层。

11.如权利要求10所述的三维半导体装置，其中：

布线绝缘层包括氧化硅层或者具有比氧化硅层低的介电常数的低介电层，

外围布线绝缘层包括具有比氧化硅层低的介电常数的低介电层。

12.如权利要求1所述的三维半导体装置，其中：

外围电路区和单元阵列区在基底中竖直取向，

外围绝缘层位于基底中或者竖直地位于外围电路区与单元阵列区之间。

13.一种三维半导体装置，所述三维半导体装置包括：

基底，具有单元阵列区、接触区和外围电路区；

单元阵列结构，位于单元阵列区中并包括堆叠结构和垂直结构；

外围逻辑结构，位于外围电路区中并包括外围电路晶体管；

接触布线结构，位于接触区中并且将单元阵列区与外围电路区电连接；

单元绝缘层，被构造为将单元阵列结构绝缘；

接触绝缘层，使接触布线结构绝缘；以及

外围绝缘层，使外围逻辑结构绝缘，所述外围绝缘层包括多孔层和具有比氧化硅层低的介电常数的低介电层。