[发明专利]位线预置电路、读操作电路、SRAM和方法

说明书

本发明公开了一种位线预置电路、读操作电路、SRAM和方法，涉及半导体技术领域。该位线预置电路与存储阵列连接，该存储阵列包括多列存储单元；该位线预置电路包括：多组位线对，每组位线对与每列存储单元相对应，每组位线对包括：分别连接相对应的同一列存储单元的一条位线和一条互补位线；其中，在读操作前，该多组位线对中的一部分位线对被预充电至电源电压VDD，该多组位线对中的其他部分位线对被预充电至公共接地端电压VSS。本发明能够减小电荷分享时间，提高SRAM的读取速度。

技术领域

本发明涉及半导体技术领域，特别涉及一种位线预置电路、读操作电路、SRAM(Static Random Access Memory，静态随机存取存储器)和方法。

背景技术

通常在SRAM的设计中，在对存储单元(bitcell)写入或读取数据前，会将位线BL和互补位线BLB预充电至电源电压VDD。在对存储单元进行存取前，降低位线预充电的电压V_BL，能够提高存储单元的静态噪声容限(static noise margin，简称为SNM)。随着ΔV_BL(ΔV_BL＝VDD-V_BL)的增加，SNM会达到最大值，继而急速下降。所以精确地控制V_BL电压下降的幅度，使其所对应的SNM不超过SNM峰值十分关键。

现有技术中可以将所有的位线BL预充电至电源电压VDD，并将所有的互补位线BLB预充电至公共接地端电压VSS，利用位线和互补位线之间的电荷分享得到ΔV_BL(即VDD-V_BL)。在进行读操作前，需要位线和互补位线的电压相等。但是，该方法存在缺点，即从电荷分享使能信号开启(即电荷分享开始启动)到位线和互补位线电压相等的过程中，需要几百皮秒的电荷分享时间，这增加了整个SRAM的存取时间，尤其是读取时间，降低了读取速度。

发明内容

本发明的发明人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了一种新的技术方案。

本发明一个实施例的目的之一是：提供一种用于SRAM的位线预置电路，从而能够减小电荷分享时间。

根据本发明的第一方面，提供了一种用于SRAM的位线预置电路，所述位线预置电路与存储阵列连接，所述存储阵列包括多列存储单元；所述位线预置电路包括：多组位线对，每组位线对与每列存储单元相对应，每组位线对包括：分别连接相对应的同一列存储单元的一条位线和一条互补位线；其中，在读操作前，所述多组位线对中的一部分位线对被预充电至电源电压VDD，所述多组位线对中的其他部分位线对被预充电至公共接地端电压VSS。

在一个实施例中，在读操作前，所述多组位线对中的一半组数的位线对被预充电至电源电压VDD，所述多组位线对中的另一半组数的位线对被预充电至公共接地端电压VSS。

在一个实施例中，在所述多组位线对中的一部分位线对被预充电至电源电压VDD的情况中，该部分位线对的每组位线对中的位线和互补位线均被预充电至电源电压VDD；在所述多组位线对中的其他部分位线对被预充电至公共接地端电压VSS的情况中，该其他部分位线对的每组位线对中的位线和互补位线均被预充电至公共接地端电压VSS。

在一个实施例中，所述用于SRAM的位线预置电路还包括：多个第一开关晶体管和多个第二开关晶体管；其中，每个所述第一开关晶体管被耦接在电源电压端与需要被预充电至电源电压的位线对中的位线或互补位线之间；每个所述第二开关晶体管被耦接在公共接地端与需要被预充电至公共接地端电压的位线对中的位线或互补位线之间。