[发明专利]半导体装置的形成方法

说明书

一种等离子体掺杂制程，其对鳍状物中的淡掺杂源极/漏极区提供共形的掺杂轮廓，并减少由等离子体掺杂引起的鳍状物高度减损。上述等离子体掺杂制程克服了在鳍状物结构的传统的等离子体掺杂制程造成的限制，例如结构的具挑战性的高宽比及紧密的节距。已证实，具有共形的淡掺杂源极/漏极区及减少鳍状物高度损失的半导体装置的并联电阻较低且晶体管效能得到改善。

技术领域

本发明是关于半导体制程技术，特别是关于半导体装置及其多个淡掺杂源极/漏极区的形成方法。

背景技术

在半导体装置的结构及其制程的诸多进步，贡献在用于集成电路的晶体管的尺寸缩小及效能提升。最近在半导体装置的结构的发展，已导入被称作是鳍式场效晶体管(finfield effect transistors；FinFETs)的晶体管结构。鳍式场效晶体管通常具有通道区控制较佳、减少短通道效应(short channel effect)及减少次临限漏电流等的优点。

除了晶体管，集成电路通常还包含例如二极管、电容器、电阻器等的电性构件，其与鳍式场效晶体管组合而形成电路。

发明内容

本发明的一实施例是提供一种半导体装置的形成方法，包含：在一基底上形成多个鳍状物，上述多个鳍状物的每个鳍状物各具有一上表面与一对对向的侧表面；在上述多个鳍状物的一第一鳍状物上形成一栅结构，上述栅结构具有一第一侧壁与对向的一第二侧壁；在上述第一侧壁上形成一第一水平间隔物，在上述第二侧壁上形成一第二水平间隔物；形成邻接于上述第一侧壁的一第一淡掺杂源极/漏极区与邻接于上述第二侧壁的一第二淡掺杂源极/漏极区，并以一多周期等离子体掺杂制程(multiple-cycle plasma dopingprocess)对上述多个鳍状物的每个鳍状物的上表面及侧表面作掺杂；对上述基底施加一直流偏压，历时一预定的周期数；以及进行一尖峰退火(spike anneal)；其中上述直流偏压是以一标称不变的速率升降。

本发明的另一实施例是提供一种形成多个淡掺杂源极/漏极区的方法，包含：接收一基底，其上具有多个鳍状物，上述多个鳍状物的每个鳍状物各具有一上表面与一对对向的侧表面，且上述多个鳍状物的至少一个鳍状物具有置于其上的一栅结构；将上述基底曝露于一多周期等离子体掺杂制程，上述多周期等离子体掺杂制程具有一射频等离子体功率与多个射频等离子体功率脉冲；对上述基底施加一直流偏压；将上述直流偏压维持在一标称不变的电压，历时一第一周期数；将上述直流偏压以一标称不变的速率升降，历时一第二周期数；以及将上述直流偏压维持在一标称不变的电压，历时一第三周期数。

本发明的又另一实施例是提供一种形成多个淡掺杂源极/漏极区的方法，包含：接收一基底，其上具有多个鳍状物，上述多个鳍状物的每个鳍状物各具有一上表面与一对对向的侧表面，且上述多个鳍状物的至少一个鳍状物具有置于其上的一栅结构；将上述基底曝露于一多周期等离子体掺杂制程，历时一第一预定周期数；对上述基底施加一直流偏压；将上述直流偏压维持在一标称不变的电压，历时一第二预定周期数；以及将上述直流偏压以一标称不变的速率升降，历时一第三预定周期数。

附图说明

根据以下的详细说明并配合所附附图做完整揭露。应注意的是，根据本产业的一般作业，附图并未必按照比例绘制。事实上，可能任意的放大或缩小元件的尺寸，以做清楚的说明。

图1A是一例示的半导体装置结构的等角视图。

图1B是一例示的晶体管区域的俯视图。

图2A是一剖面图，显示进行本揭露的一制程步骤后所制造的鳍式场效晶体管的一部分。

图2B是一剖面图，显示进行本揭露的一制程步骤后所制造的鳍式场效晶体管的一部分。

图2C是一剖面图，显示进行本揭露的一制程步骤后所制造的鳍式场效晶体管的一部分。

图2D是一剖面图，显示进行本揭露的一制程步骤后所制造的鳍式场效晶体管的一部分。