[发明专利]半导体结构的形成方法

说明书

技术领域

本公开实施例涉及半导体结构的形成方法，更特别涉及以氮气净化晶片载具及/或沉积工具的前端界面单元的方法。

背景技术

集成电路材料与设计的技术进展，使每一代的集成电路比前一代的集成电路具有更小且更复杂的电路。在集成电路演进中，随着几何尺寸(工艺所能形成的最小构件或线路)缩小，功能密度(单位芯片面积中的内连线装置数目)通常随之增加。工艺尺寸缩小，通常有利于增加产能并降低相关成本。

这些尺寸缩小亦增加集成电路工艺的复杂性。为了使上述进展得以实施，集成电路工艺需要类似发展。举例来说，晶体管尺寸缩小时亦增加晶体管构件的电阻值，这将劣化晶体管效能。

发明内容

本公开一实施例提供的半导体结构的形成方法，包括：将晶片置入晶片载具；将晶片载具置于沉积工具的装载埠上；将晶片载具连接至沉积工具的前端界面单元；以氮气净化前端界面单元；以及在沉积工具中沉积金属层于晶片上。

附图说明

图1至图8是一些实施例中，晶体管于工艺的中间阶段的剖视图。

图9是一些实施例中，晶片载具的剖视图。

图10是一些实施例中，沉积工具的剖视图。

图11是一些实施例中，沉积工具其装载埠上的晶片载具的剖视图。

图12是一些实施例中，形成晶体管的工艺流程图。

附图标记说明：

10 晶片

11-11 剖线

12 第二预清洁腔室

20 基板

22 源极/漏极区

24、60 层间介电层

26 浅沟槽隔离

28 接点蚀刻停止层

30 栅极间隔物

32 蚀刻停止层

36 栅极介电层

38 栅极

40 栅极堆叠

42 牺牲层间介电层

44 开口

46 晶片载具

48 门

50 钛层

52 氮化钛层

54 硅化物区

56 导电材料

58 接点插塞

62 栅极接点插塞

62A、64A 阻挡层

62B、64B 含铜区

64 源极/漏极接点插塞

100 沉积工具

102 装载埠

104 前端界面单元

106、114A、114B 通行腔室

108 缓冲腔室

110 脱气腔室

112 清洁腔室

116 传输腔室

118 SiCoNi^TM腔室

120、122 腔室

130 入口

132 氮气

134 氮气注入机

136 出口

138 泵

150 环境

152 真空主体

200 工艺流程

202、204、206、208、210、212、214、216、218、220、222 步骤

具体实施方式

下述内容提供的不同实施例或实例可实施本公开实施例的不同结构。特定构件与排列的实施例是用以简化本公开而非局限本公开。举例来说，形成第一结构于第二结构上的叙述包含两者直接接触，或两者的间隔有其他额外结构而非直接接触。此外，本公开实施例的多种例子可重复标号及/或符号，但这些重复仅用以简化及清楚说明，而非多种实施例及/或设置之间具有相同标号的单元之间具有相同的对应关系。

此外，空间性的相对用语如「下方」、「其下」、「较下方」、「上方」、「较上方」、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。

多种例示性的实施例提供晶体管工艺与对应的金属沉积工艺。一些实施例是钛层与氮化钛层的沉积的中间阶段。下述内容为一些实施例的一些变化。在多种附图与例示性实施例中，类似标号将用以标示类似单元。

图1至图8是一些实施例中，晶体管于工艺的中间阶段的剖视图。图1至图8中的步骤亦图示于图12中的工艺流程中。