[发明专利]半导体装置及其制造方法

说明书

本发明涉及半导体装置及其制造方法。当通过使用后栅工艺并用金属栅极电极替换伪栅极电极来形成MISFET时，对控制栅极电极和伪栅极电极之上的相应的帽绝缘膜和层间绝缘膜两者进行抛光，以防止层间绝缘膜的上表面的过量抛光及凹坑的发生。在后栅工艺中，形成层间绝缘膜以覆盖控制栅极电极和伪栅极电极以及位于其之上的帽绝缘膜。在层间绝缘膜的上表面被抛光以使帽绝缘膜从层间绝缘膜暴露之后，执行蚀刻以选择性地去除帽绝缘膜。随后，对层间绝缘膜的上表面进行抛光。

相关申请的交叉引用

2016年3月28日提交的日本专利申请No.2016-063040的公开内容(包括说明书、附图和摘要)通过引用整体地并入本文。

技术领域

本发明涉及半导体装置及其制造方法，并且可以用于制造例如具有金属栅极电极的半导体装置。

背景技术

作为要形成在可以小型化的下一代微计算机的逻辑部分中的晶体管，已知包括金属栅极电极和高介电常数膜(高k膜)的晶体管。作为形成这种晶体管的方法，已知所谓的后栅工艺，其在衬底之上形成伪栅极电极，然后用金属栅极电极替换伪栅极电极。

作为电可写/可擦除非易失性半导体存储装置，已经广泛使用具有在MISFET(金属绝缘体半导体场效应晶体管)的栅极电极下方的被氧化物膜包围的导电浮栅极电极或捕获绝缘膜的存储器单元。使用捕获绝缘膜的非易失性半导体存储装置的示例包括MONOS(金属氧化物氮化物半导体)分裂栅极单元。

专利文献1(日本未审查专利公开No.2014-154790)描述了在将存储器单元与逻辑部分中MISFET合并的情况下，在MISFET的源极/漏极区域之上形成硅化物层。随后，通过后栅工艺形成MISFET的金属栅极电极，然后在存储器单元的栅极电极之上形成硅化物层。

专利文献2(PCT申请的日文翻译No.2002-526920)中描述了在形成伪栅极电极和氮化物膜依次层叠的多层膜并沉积了多层膜将要埋入其中的氧化物膜之后，抛光氧化物膜的上表面以暴露氮化物膜。随后，去除氮化物膜和伪栅极电极，并且在所得的沟槽中，形成金属栅极电极。

[相关文献]

[专利文献]

[专利文献1]日本未审查专利公开No.2014-154790

[专利文献2]PCT申请的日文翻译No.2002-526920

发明内容

在其中执行后栅工艺的半导体装置的制造工艺期间，可以在稍后用金属栅极电极替换的伪栅极电极之上形成氮化硅膜作为帽绝缘膜。然后，形成其中将要埋入伪栅极电极和氮化硅膜的二氧化硅膜。随后，从上方抛光二氧化硅膜和氮化硅膜以暴露伪栅极电极的上表面。

此时，由于抛光氮化硅和二氧化硅的速率不同，二氧化硅膜被过度抛光，并且二氧化硅膜的上表面凹陷，导致所谓的凹坑的问题。在制造工艺期间，凹坑可能导致残留物、有缺陷的接触插塞形成、栅极电极和源极/漏极区域之间的短路等。

从本说明书和附图中的陈述，本发明的其它问题和新颖特征将变得明显。

以下是对本申请中公开的代表性实施例的概要的简要描述。

在一个实施例中的制造半导体装置的方法中，当通过后栅工艺形成MISFET时，通过抛光层间绝缘膜的上表面，暴露由氮化硅膜制成并在伪栅极电极之上形成的帽绝缘膜。然后，通过蚀刻去除帽绝缘膜。随后，对层间绝缘膜的上表面进行抛光。然后，用金属栅极电极替换伪栅极电极。

在另一个实施例的半导体装置中，层间绝缘膜埋入在多个MISFET的相应的栅极电极之间的空间中，以暴露栅极电极的上表面，并且层间绝缘膜的上表面的位置比栅极电极中的每一个的上表面的位置高。

根据一个实施例，可以提高半导体装置的可靠性。特别地，可以防止由于凹坑导致的接触故障的发生。