[发明专利]半导体装置的制造方法

说明书

一种半导体装置的制造方法，包含：在介电层的上方，沉积掩模层；图形化掩模层，以形成沟槽；涂覆图形化的光致抗蚀剂，其具有在上述掩模层的上方的部分；以及以图形化的光致抗蚀剂作为蚀刻掩模，蚀刻介电层，在介电层的顶部形成介层窗开口。上述方法还包括移除图形化的光致抗蚀剂；以及蚀刻介电层以形成沟槽与介层窗开口，介层窗开口在沟槽下并连接沟槽，其中使用掩模层作为附加的蚀刻掩模来蚀刻介电层。形成于沟槽与介层窗开口的至少其中之一的聚合物，是使用包含氮与氩的工艺气体而移除。填充沟槽与介层窗开口，分别形成金属线与介层窗。

技术领域

本公开涉及半导体工艺技术，特别涉及半导体装置的制造方法。

背景技术

超大型集成电路(Very Large Scale Integration；VLSI)等的高密度的集成电路，通常形成有多重金属互连结构，作为三维导线结构。上述多重互连结构的目的，是为了适当地将高密度的一群装置连接在一起。随着集积度程度的增加，在金属互连之间的寄生电容效应－会导致阻容迟滞(RC delay)与串音(cross talk)，有相对应地增加。为了减少寄生电容并增加金属互连之间的传导速度，通常使用低介电常数介电材料来形成层间介电(Inter-Layer Dielectric；ILD)层与金属间介电(Inter-Metal Dielectric；IMD)层。

通常用以形成低介电常数相关结构的方案之一，是金属硬掩模(Metal HardMask；MHM)方案，其是形成一金属硬掩模以保护一低介电常数介电层，避免其受到化学机械研磨(Chemical Mechanical Polish；CMP)的伤害或污染。通常，在上述低介电常数介电层上形成一盖层或一底部抗反射层，接下来则形成一金属硬掩模层。然后较好为使用光掩模作为掩模，将上述金属硬掩模层与上述盖层图形化。将图形转移至下方的低介电常数介电层以形成互连结构，且此工艺通常包含在上述低介电常数介电层形成开口、以一导体材料填充上述开口以及进行化学机械研磨以将上述导体材料与上述金属硬掩模层平坦化。然后，移除上述金属硬掩模层。

发明内容

在本公开的某些实施例中，提供一种半导体装置的制造方法，其包含：在一介电层的上方，沉积一掩模层；图形化上述掩模层，以形成一第一掩模沟槽；涂覆一图形化的光致抗蚀剂，其具有一第一部分，上述第一部分在上述掩模层的上方；以及使用上述图形化的光致抗蚀剂作为一蚀刻掩模，蚀刻上述介电层，在上述介电层的一顶部形成一第一介层窗开口。上述方法还包括移除上述图形化的光致抗蚀剂；以及蚀刻上述介电层以形成一第一沟槽与一第一介层窗开口，上述第一介层窗开口在上述第一沟槽下并连接上述第一沟槽，其中使用上述掩模层作为附加的蚀刻掩模来蚀刻上述介电层。形成于上述第一沟槽与上述第一介层窗开口的至少其中之一的聚合物，是使用包含氮与氩的一工艺气体而移除。填充上述第一沟槽与上述第一介层窗开口，分别形成一金属线与一介层窗。

在本公开的其他实施例中，提供一种半导体装置的制造方法，包含：在一金属线的上方，形成一蚀刻停止层；在上述蚀刻停止层的上方，形成一低介电常数介电层；以及蚀刻上述低介电常数介电层，以在上述低介电常数介电层的一上部形成一沟槽、在上述低介电常数介电层的一下部形成一介层窗开口。使用含氮(N₂)与氩的一工艺气体进行处理，其中上述氮具有一第一流量，上述氩具有一第二流量，上述第一流量相对于上述第一流量与上述第二流量之和的比值为0.2与0.4之间。上述方法还包括蚀穿上述蚀刻停止层；以及填充上述第一沟槽与上述第一介层窗开口，以分别形成一金属线与一介层窗。