[发明专利]半导体存储器装置

说明书

本发明涉及半导体存储器装置。根据本发明的半导体存储器装置包括第一存储器单元、第二存储器单元、伪晶体管和电压控制电路。第一存储器单元具有耦合至第一字线、第一源极线和位线的第一晶体管。第二存储器单元具有耦合至第二字线、第二源极线和位线的第二晶体管。伪晶体管具有与第一晶体管相同的结构并且耦合至伪字线、伪源极线和伪位线。当要对第一字线施加用于将数据写入第一存储器单元中的预定电压时，电压控制电路将伪位线耦合至第二源极线并且对第一伪字线施加预定电压。

相关申请的交叉引用

2016年3月25日提交的包括说明书、附图和摘要的日本专利申请No.2016-061609的公开的全部内容通过引用并入本文中。

技术领域

本发明涉及半导体存储器装置。例如，本发明涉及用于消除在将数据写入存储器单元时生成的泄漏电流的技术。

背景技术

在日本未经审查的专利申请公开No.2005-276347中公开了用于通过使得恒定电流在存储器单元的源极与漏极之间流动来执行写入的电路。电路通过对所选择的源极线施加源电压以及对所选择的字线施加栅极电压，使得电流源电路沿着从所选择的源极线至所选择的单元源极、所选择的单元漏极和所选择的位线的路径传递预设恒定电流。在这种情况下，由流入所选择的存储器单元中的恒定电流生成的沟道热电子被注入到浮置栅极中以将数据写入所选择的存储器单元中。

同时，在日本未经审查的专利申请公开No.2011-170941中公开了适合于消除由未选择的存储器单元递送的泄漏电流的半导体存储器。半导体存储器对耦合至包括数据将被编程到其中的存储器单元的存储器单元行的源极线进行定位，并且将所定位的源极线设定至高电平电压。此外，半导体存储器对耦合至数据将不会被编程至其中的存储器单元行的源极线进行定位，并且将所定位的源极线设定至高于所选择的栅极线的低电平电压且低于未选择的位线的高电平电压的电压。

发明内容

然而，存在一个问题：当施加至源极线的电压过分地低于或者过分地高于施加至位线的电压时未选择的存储器单元中的亚阈值泄漏电流不能被完全消除。现在将参考图19至21对出现这种问题的示例进行描述。以下描述关于由本发明的发明人进行的研究进行说明并且不关于相关技术进行说明。

在图19的示例中，未选择的扇区中的存储器单元被置于擦除状态中，以及对控制栅极线、源极线和字线施加0V的电压。擦除状态是在存储器单元中写入数据“1”的状态。当要对所选择的扇区中的存储器单元进行写入时，假设对所选择的扇区中的存储器单元的控制栅极线施加10.5V的电压，以及对源极线施加4.5V的电压，以及还对字线施加1V的电压。此处，假设所选择的扇区中存储器单元的选择晶体管的阈值电压是0.6V。在该实例中，阈值电压是选择晶体管传递1μA的写入电流所需要的栅极-源极电压(Vgs)。

在上面的实例中，位线的电压是0.4V，比施加至所选择的扇区中的存储器单元的字线的电压(1V)低了选择晶体管的阈值电压(0.6V)。因此，在未选择的扇区中的存储器单元中，施加至位线的电压(0.4V)高于施加至源极线的电压(0V)。在处于擦除状态的存储器单元中，在存储器晶体管的浮置栅极下方形成沟道。因此，亚阈值泄漏电流从位线向源极线流动。

在上面的实例中，存储器单元的每位的泄漏电流非常小(例如，数量级为pA)。为了说明的简洁起见，图19例示了有三个具有两个存储器单元的扇区的示例。然而，在正常条件下，例如，1K比特的存储器单元耦合至位线。因此，要被耦合至位线的所有未选择的存储器单元的泄漏电流的总和的数量级为μA(例如，图19中的0.2μA)。图19中所示的位线的电压(0.4V)是在没有泄漏电流时获得的电压值。然而，实际上，位线的电压因泄漏电流而降低(例如，降低至0.3V)。