[发明专利]芯片嵌入硅基式扇出型封装结构及其制作方法

说明书

本发明公开了一种芯片嵌入硅基式扇出型封装结构及其制作方法，该封装结构包括硅基体，硅基体具有第一表面和第二表面，硅基体的第一表面上形成有至少一向第二表面延伸的凹槽A，凹槽A内设有至少一颗焊盘面向上的芯片，且芯片的焊盘面高出硅基体第一表面一段距离，第一表面上铺设有暴露凹槽A及芯片的厚胶层，厚胶层的厚度与凹槽A的深度之和接近或等于芯片的厚度，芯片的焊盘的电性通过金属布线层扇出至厚胶层上方。本发明通过在硅基体表面引入厚胶层，该厚胶层与硅基体一起作为芯片扇出的载体，降低了芯片埋入硅基体时对凹槽刻蚀深度和凹槽底部刻蚀均匀性的要求，达到了节省硅基体上刻蚀工艺时间，降低刻蚀和封装成本，减小翘曲度的目的。

技术领域

本发明涉及半导体封装技术领域，具体涉及一种芯片嵌入硅基式扇出型封装结构及其制作方法。

背景技术

扇出型圆片级封装技术目前有使用硅基来代替塑封料，采用硅基体取代模塑料作为扇出的基体，能够充分利用硅基体的优势，制作精细布线，且利用成熟的硅刻蚀工艺，可以精确刻蚀孔、槽等结构，且散热性能好，但是也存在一定的不足，例如，放入硅基体上凹槽中的芯片较厚时，需要在硅基体上对应刻蚀形成较深的凹槽，这样，芯片恰好能够完全放置在较深凹槽内，但是，这样，对硅基体进行较深刻蚀时，保证刻蚀硅基体均一性难度大，硅基体刻蚀成本及工艺难度大，晶圆翘曲也大。

发明内容

为了解决上述技术问题，本发明提出一种芯片嵌入硅基式扇出型封装结构及其制作方法，采用胶层来降低硅基体凹槽刻蚀深度从而实现Fan-out的封装方案，降低了芯片埋入硅基体时对凹槽刻蚀深度和凹槽底部刻蚀均匀性的要求，降低了刻蚀和封装成本，减小了翘曲度。

本发明的技术方案是这样实现的：

一种芯片嵌入硅基式扇出型封装结构，包括一硅基体，所述硅基体具有第一表面和第二表面，所述硅基体的第一表面上形成有至少一向所述第二表面延伸的凹槽A，所述凹槽A内设有至少一颗焊盘面向上的芯片，且所述芯片的焊盘面高出所述硅基体第一表面一段距离，所述第一表面上铺设有暴露所述凹槽A及所述芯片的胶层，所述胶层的厚度与所述凹槽A的深度之和接近或等于所述芯片的厚度，所述芯片的焊盘的电性通过金属布线层扇出至所述胶层上方。

进一步的，所述芯片的焊盘面高出所述硅基体第一表面5微米以上。

进一步的，所述硅基体的第一表面上形成有凹槽B，所述胶层填充入所述凹槽B。

进一步的，所述胶层为可光刻胶，所述胶层及所述芯片的焊盘面上铺设有介质层，且该介质层填充入所述芯片侧面与所述凹槽A之间以及所述芯片侧面与所述胶层之间的间隙内；所述介质层上依次设置有金属布线层、钝化层及导电凸点，且至少有部分导电凸点扇出至所述胶层上方，所述金属布线层通过所述介质层上形成的开口与所述芯片的焊垫电连接，所述导电凸点通过所述钝化层上形成的开口与所述金属布线层电连接。

进一步的，所述胶层为不可光刻胶，且该胶层包覆所述芯片侧面并填充入所述芯片侧面与所述凹槽A之间的间隙内；所述胶层及所述芯片的焊盘面上铺设有介质层，所述介质层上依次设置有金属布线层、钝化层及导电凸点，且至少有部分导电凸点扇出至所述胶层上方，所述金属布线层通过所述介质层上形成的开口与所述芯片的焊垫电连接，所述导电凸点通过所述钝化层上形成的开口与所述金属布线层电连接。

进一步的，所述胶层为不可光刻胶，且该胶层包覆所述芯片的焊盘面及侧面，并填充入所述芯片侧面与所述凹槽A之间的间隙内；所述胶层上依次设置有金属布线层、钝化层及导电凸点，且至少有部分导电凸点扇出至所述胶层上方，所述金属布线层通过所述胶层上形成的开口与所述芯片的焊垫电连接，所述导电凸点通过所述钝化层上形成的开口与所述金属布线层电连接。

进一步的，所述芯片的焊盘面相对的非焊盘面通过黏结胶结合于所述凹槽A的底部。

一种芯片嵌入硅基式扇出型封装结构的制作方法，包括以下步骤：