[发明专利]集成电路结构及其形成方法

说明书

本发明的实施例提供了集成电路结构及其制造方法。该方法包括对光刻胶执行第一光照射和第二光照射。使用第一光刻掩模，对光刻胶执行第一光照射，所述第一光刻掩模覆盖所述光刻胶的第一部分。所述光刻胶的第一部分具有在第一光照射中曝光的第一带状部分。使用第二光刻掩模，对所述光刻胶执行第二光照射，所述第二光刻掩模覆盖所述光刻胶的第二部分。所述光刻胶的第二部分具有在所述第二光照射中曝光的第二带状部分。所述第一带状部分和所述第二带状部分具有双次曝光的重叠部分。该方法还包括使光刻胶显影，以去除第一带状部分和第二带状部分，蚀刻光刻胶下方的介电层以形成沟槽，以及用导电部件填充沟槽。

技术领域

本发明的实施例总体涉及半导体领域，更具体地，涉及集成电路结构及其形成方法。

背景技术

在集成电路的封装中，可以将多个器件管芯接合在中介晶圆上，中介晶圆包括位于其中的多个中介层。在接合器件管芯之后，将底部填充物分布到器件管芯与中介晶圆之间的间隙内。然后，可以实施固化工艺以固化底部填充物。可以施加模塑料以密封在其中的器件管芯。然后，将产生的中介晶圆与其上的顶部管芯锯切分割为多个封装件，这些封装件包括诸如焊球的露出的电连接件。之后，封装件接合至封装衬底或印刷电路板。

发明内容

根据本发明的一个方面，提供了一种形成集成电路结构的方法，包括：使用第一光刻掩模，对光刻胶执行第一光照射，其中，所述第一光刻掩模覆盖所述光刻胶的第一部分，并且所述光刻胶的所述第一部分包括在所述第一光照射中曝光的第一带状部分；使用第二光刻掩模，对所述光刻胶执行第二光照射，其中，所述第二光刻掩模覆盖所述光刻胶的第二部分，并且所述光刻胶的所述第二部分包括在所述第二光照射中曝光的第二带状部分，并且所述第一带状部分和所述第二带状部分具有双次曝光的重叠部分；使光刻胶显影以除去所述第一带状部分和所述第二带状部分；蚀刻位于所述光刻胶下方的介电层，以形成沟槽；以及用导电部件填充所述沟槽。

根据本发明的另一方面，提供了一种形成集成电路结构的方法，包括：形成包括第一区域、第二区域和第三区域的介电层，所述第三区域接合且在所述第一区域和所述第二区域之间；在所述介电层上方形成光刻胶，所述光刻胶包括分别覆盖所述介电层的所述第一区域、所述第二区域以及所述第三区域的第一部分、第二部分以及第三部分；对所述光刻胶的所述第一部分和所述第三部分执行第一光照射，而所述光刻胶的所述第二部分不曝光；对所述光刻胶的所述第二部分和所述第三部分执行第二光照射，而所述光刻胶的第一部分不曝光；使所述光刻胶显影以形成图案化的光刻胶；将图案化的所述光刻胶用作蚀刻掩模，蚀刻所述介电层，其中，沟槽形成为连续地延伸到所述介电层的所述第一区域，所述第二区域以及所述第三区域中；用导电材料填充所述沟槽以形成导电部件。

根据本发明的又一方面，提供了一种集成电路结构，包括：管芯包括：衬底；导电部件，位于所述衬底的上方且在所述管芯的表面处；和导线，电连接至所述导电部件，其中，所述导线包括：第一区域中的第一部分，其中，所述导电部件在所述第一区域中；第二区域中的第二部分；和第三区域中的第三部分，其中，所述第三区域在所述第一区域和所述第二区域之间，并且所述第三部分的宽度比所述第一部分和所述第二部分的宽度都大。

附图说明

在阅读附图时，本发明的各个方面可从下列详细描述获得最深入理解。应当注意，根据工业中的标准实践，各个部件并非按比例绘制。事实上，为了清楚讨论，各个部件的尺寸可以任意增大或减小。

图1至图19示出了根据一些实施例的通过缝合形成芯片的中间阶段的截面图和顶视图。

图20至图21示出了根据一些实施例的通过缝合形成大芯片。

图22示出了根据一些实施例的通过缝合形成大芯片的工艺流程图。

图23示出了根据一些实施例的衬底上的晶圆上的芯片(CoWoS)结构的截面图。

具体实施方式