[发明专利]半导体装置

说明书

本发明提供一种半导体装置，其具备：场绝缘膜(17、18)，其被设置在P型外延生长层(13)上并具有第一角部(17a)、(17b)、(18a)、(18b)；N^‑型的阴极(14)，其被设置在所述P型外延生长层上并位于所述场绝缘膜的内侧，P^‑型的阳极(20)，其以与所述阴极上方相连接的方式而形成并对所述场绝缘膜的内侧的所述第一角部进行覆盖，所述阴极与所述阳极的接合部为二极管的PN接合部，所述PN接合部与所述第一角部分离。

技术领域

本发明涉及一种具有二极管半导体装置。

背景技术

图7为表示现有的半导体装置的剖视图。与该半导体装置相关联的竖型齐纳二极管(Zener Diode)被记载于专利文献1中。

图7所示的半导体装置具有硅基板111，且在硅基板111上设置有N型嵌入层112。在N型嵌入层112上设置有P型外延生长层113，且在P型外延生长层113上设置有由LOCOS氧化膜形成的场绝缘膜116、117、118、119。

在场绝缘膜117、118的内侧的P型外延生长层113上设置有由N^-型的杂质区域形成的阴极114，且N^-型的阴极114与N型嵌入层112电连接。在场绝缘膜117、118的内侧的P型外延生长层113上设置有由位于阴极114上的P⁺型的杂质区域形成的阳极121。通过P⁺型的阳极121与阴极114而设置有齐纳二极管的PN接合部。

在场绝缘膜117的外侧且场绝缘膜116的内侧的P型外延生长层113上，以及场绝缘膜118的外侧并且在场绝缘膜119的内侧的P型外延生长层113上分别设置有N⁺型杂质区域122。在P型外延生长层113上设置有位于N⁺型杂质区域122下方的N^-型杂质区域115，且N^-型杂质区域115与N型嵌入层112电连接。在N⁺型杂质区域122以及阳极121上设置有硅化膜123。

当反复使用上述的二极管时则会存在耐压变动的问题。

专利文献1:US2012/0074522(图2)

发明内容

本发明的若干方式为涉及一种具有对耐压变动进行抑制的二极管的半导体装置。

本发明的一个方式为如下一种半导体装置，其特征在于，具备：场绝缘膜，其被设置在半导体层上，且具有第一角部；第一导电型的第一杂质区域，其被设置在所述半导体层上并位于所述场绝缘膜的内侧；第二导电型的第二杂质区域，其以与所述第一杂质区域上方相连接的方式而被设置，并且对所述场绝缘膜的内侧的所述第一角部进行覆盖，所述第一杂质区域与所述第二杂质区域的接合部为二极管的PN接合部，所述PN接合部与所述第一角部分离。

根据上述本发明的一个方式，由第二杂质区域对场绝缘膜的内侧的第一角部进行覆盖，并且第二杂质区域与第一杂质区域相接合的PN接合部与第一角部分离。因此，能够抑制场绝缘膜的第一角部处发生电场集中的现象。因此，即使反复使用二极管也能够抑制耐压变动。

另外，本说明书中的“半导体层”可以为外延层，也可以为硅基板，亦可以为被设置在外延层或硅基板上的杂质扩散层。

此外，在上述本发明的一个方式中优选为，所述第二杂质区域被设置在所述场绝缘膜的下方，而所述第一杂质区域不设置在所述场绝缘膜的下方。由此，能够抑制场绝缘膜的第一角部处发生电场集中的现象。

此外，在上述本发明的一个方式中优选为，所述PN接合部不设置在所述场绝缘膜的下方。由此，能够抑制场绝缘膜的第一角部处发生电场集中的现象。

此外，在上述本发明的一个方式中优选为，所述PN接合部被所述场绝缘膜包围。由此，能够抑制场绝缘膜的第一角部处发生电场集中的现象。