[发明专利]半导体装置及其制法

说明书

技术领域

本发明涉及一种半导体装置及其制法与半导体结构，特别是指一种可提升良率的半导体装置及其制法与半导体结构。

背景技术

现有的覆晶式封装件(flip chip package)于芯片的焊垫上形成多个凸块，并藉由该些凸块将该芯片接置于基板上。由于该芯片的输出入(I/O)线路的数量增加及该些凸块间之间距缩小，使得该些凸块彼此之间容易产生焊料桥接(solder bridge)的问题，于是发展出铜柱(Cupillar)的结构，但随着各铜柱之间距持续缩小，相邻的铜柱间仍会产生焊料桥接的情形。

图1A与图1B为绘示现有技术的半导体装置及其制法的剖视示意图。

如图1A所示，先提供基板10以及芯片11，该基板10具有相邻的二连接垫101，该芯片11具有形成于其表面110上的二焊垫111、形成于该表面110及该些焊垫111上的介电层112、形成于该介电层112的开孔113所外露的焊垫111上的凸块底下金属层114、与形成于该介电层112上及该凸块底下金属层114的周缘的保护层115。接着，依序形成铜柱12与焊料13于该凸块底下金属层114上。

然后，如图1B所示，藉由该焊料13将该铜柱12接置于该基板10的连接垫101上，并形成胶体14于该基板10与该芯片11之间以包覆该铜柱12与该焊料13，藉此形成半导体装置1。

上述半导体装置1的缺点，在于相邻的二铜柱12的间距D太小，以致该二铜柱12容易产生焊料桥接的情形，如图1B所示的桥接处131。但若缩小该铜柱12的宽度W，则会减少该该铜柱12与该凸块底下金属层114间的接触面积而增加应力，因而导致该铜柱12与该凸块底下金属层114之间可能发生裂痕或断裂(crack)的状况。此外，无论是否缩小该铜柱12的宽度W，皆需于该芯片11的介电层112上形成该保护层115以减少该应力，使得该半导体装置1的生产成本上升。

因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。

发明内容

鉴于上述现有技术的种种缺失，本发明的主要目的为提供一种半导体装置及其制法与半导体结构，能避免相邻的导电组件间产生焊料桥接的情形，提升该半导体装置与半导体结构的良率。

本发明的半导体装置，其包括：基板，其具有相邻的二连接垫；半导体组件，其具有对应于各该连接垫的焊垫与形成于该些焊垫上的凸块底下金属层；导电组件，其具有依序形成于该凸块底下金属层上的第一导电部与第二导电部，其中，该第二导电部的宽度小于该第一导电部的宽度；以及焊球，其形成于该第二导电部与该连接垫之间，俾连接该导电组件与该基板。

该半导体装置可包括胶体，其形成于该基板与该半导体组件之间，以包覆该导电组件及该焊球。

本发明还提供一种半导体结构，其包括：半导体组件，其具有相邻的二焊垫与形成于该些焊垫上的凸块底下金属层；以及导电组件，其具有依序形成于该凸块底下金属层上的第一导电部与第二导电部，其中，该第二导电部的宽度小于该第一导电部的宽度。

上述的半导体结构可包括焊料，其形成于该第二导电部上。

上述的半导体装置与半导体结构可包括形成于该半导体组件的表面及该些焊垫上的介电层，且该介电层具有第一开孔以外露出该些焊垫，该凸块底下金属层可形成于该介电层及该第一开孔所外露的焊垫上。

上述的半导体装置与半导体结构中，该凸块底下金属层的表面上可形成有第二开孔，该第一导电部可形成于该凸块底下金属层的表面上及第二开孔内。

本发明另提供一种半导体装置的制法，其包括：提供基板与半导体组件，该基板具有相邻的二连接垫，该半导体组件具有形成于其表面上且对应于各该连接垫的焊垫；形成金属层于该些焊垫上；形成第一导电部于该金属层上；形成第二导电部于该第一导电部上，且该第二导电部的宽度小于该第一导电部的宽度；以及形成焊球于该第二导电部与该连接垫之间，用于连接该导电组件与基板。

上述的半导体装置的制法可包括：形成介电层于该半导体组件的表面及该些焊垫上，且该介电层具有第一开孔以外露出该些焊垫，该金属层可形成于该介电层及该第一开孔所外露的焊垫上。

该金属层的表面上可形成有第二开孔，该第一导电部可形成于该金属层的表面上及该第二开孔内。

形成该第一导电部于该金属层上的步骤可包括：形成第一阻层于该金属层上，且该第一阻层具有第一开口以外露出该金属层；形成该第一导电部于该第一开口所外露的金属层上；以及移除该第一阻层。