[发明专利]用于存储器修复的自适应处理限制有效
| 申请号： | 201080055950.4 | 申请日： | 2010-10-29 |
| 公开（公告）号： | CN102687263A | 公开（公告）日： | 2012-09-19 |
| 发明（设计）人： | 丹尼尔·J·华特生;穆尔·R·柯恩 | 申请（专利权）人： | 电子科学工业有限公司 |
| 主分类号： | H01L21/82 | 分类号： | H01L21/82 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 刘国伟 |
| 地址： | 美国俄*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明揭示一种用于在基于激光的系统中处理多个半导体部件的装置及方法，其调整默认制法以考虑待对所述多个部件中的至少一个部件执行的工作。使用所述默认制法及包含所述默认制法的经修改参数的部件特定制法来分析待对部件执行的所述工作。基于所要处理结果来选择所述默认制法或所述部件特定制法，且所述所选制法替换所述默认制法以使用所述基于激光的系统执行所述工作。 | ||
| 搜索关键词： | 用于 存储器 修复 自适应 处理 限制 | ||
【主权项】：
一种用于在基于激光的系统中处理多个半导体部件的方法，所述方法包括：A)使用默认制法且在处理所述多个半导体部件中的一部件之前分析待由激光使用所述默认制法对所述部件执行的工作，以获得处理所述部件的默认处理结果，所述默认制法包含用于处理所述多个半导体部件的参数群组；B)修改所述默认制法的参数以建立与所述参数相关的部件特定制法；C)使用所述部件特定制法且在处理所述部件之前分析待由所述激光使用所述部件特定制法对所述部件执行的所述工作以获得处理所述部件的替代处理结果；D)基于所述默认处理结果与所述替代处理结果的哪一者最接近所要的处理结果而选择所述默认制法与所述部件特定制法中的一者用于处理所述部件；及E)在所述基于激光的系统中使用所述所选制法执行待对所述部件执行的所述工作。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科学工业有限公司，未经电子科学工业有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201080055950.4/，转载请声明来源钻瓜专利网。
- 同类专利
- OLED显示装置的制作方法-201611099348.6
- 钱佳佳;刘至哲 - 深圳市华星光电技术有限公司
- 2016-11-29 - 2019-09-17 - H01L21/82
- 本发明提供一种OLED显示装置的制作方法，通过在相邻两列OLED器件之间分别涂布一条列玻璃胶，在相邻两行OLED器件之间分别涂布两条行玻璃胶，使激光密封制程中可沿列玻璃胶、及行玻璃胶所在直线对列玻璃胶、及行玻璃胶进行激光照射，与现有技术相比，消除了玻璃胶上激光照射的起讫点因接收的能量不同而产生的不良，同时由于相邻两列OLED器件之间只具有一条列玻璃胶，OLED器件之间的间距减小，同样面积的基板上OLED器件的数量提升，基板的利用率提高，在切割制程中沿列玻璃胶、及相邻两行OLED器件之间的行玻璃胶之间的区域对面板进行切割，得到的OLED显示装置仅在上下或左右两侧具有绑定区，能够实现窄边框设计。
- 半导体器件及其制造方法-201610620077.8
- 傅世刚;吴宪昌;苏莉玲;李明翰;眭晓林 - 台湾积体电路制造股份有限公司
- 2016-08-01 - 2019-09-06 - H01L21/82
- 在制造半导体器件的方法中，在衬底上方形成介电层。在第一层间介电层中形成第一图案和第二图案。第一图案的宽度大于第二图案的宽度。在第一图案和第二图案中形成第一金属层。在第一图案中形成第二金属层。对第一和第二金属层实施平坦化操作以便形成通过第一图案的第一金属布线和通过第二图案的第二金属布线。第一金属层的金属材料不同于第二金属层的金属材料。第一金属布线包括第一和第二金属层并且第二金属布线包括第一金属层但不包括第二金属层。本发明的实施例还涉及半导体器件。
- 半导体装置-201510048787.3
- 北岛裕一郎 - 艾普凌科有限公司
- 2015-01-30 - 2019-08-23 - H01L21/82
- 本发明提供在能够用激光切断的熔丝元件中具有耐腐蚀性的半导体装置。用激光能够切断除去的熔丝元件（11）包括：激光斑点（13）所照射的大截面积的宽宽度部（A）；和邻接设置在其两侧的小截面积的窄宽度部（B），通过激光照射除去宽宽度部（A），截面积小的窄宽度部（B）成为切断面，因此即使是被切断的熔丝元件也可抑制水分的浸入。
- 形成电容器的方法-201910028629.X
- 杰弗里·P·甘比诺;布鲁斯·格林伍德;安赫尔·罗德里格斯 - 半导体元件工业有限责任公司
- 2019-01-11 - 2019-07-30 - H01L21/82
- 本公开提供了形成电容器的方法，所述形成电容器的方法的实施方式可以包括：在衬底上方沉积第一金属层；在所述第一金属层上方形成光刻胶层；将所述光刻胶层图案化；使用所述光刻胶层的图案将所述第一金属层图案化；在所述第一金属层上方沉积介电层；以及在所述介电层上方沉积第二金属层以形成金属‑绝缘体‑金属电容器。
- 传感器集成电路的制造方法及使用该方法制造的集成电路-201610213902.2
- 赖建文 - 上海申矽凌微电子科技有限公司
- 2016-04-07 - 2019-07-26 - H01L21/82
- 本发明提供的一种传感器集成电路的制造方法及使用该方法制造的集成电路，包括如下步骤：步骤1，在第一衬底硅片上制造温湿度传感器集成电路，在所述第一衬底硅片上制造与所述温湿度传感器集成电路连接的金属铝布线；步骤2，在第二衬底硅片上制造红外光和可见光亮度传感器；步骤3，连接所述红外光和可见光亮度传感器与所述温湿度传感器集成电路；步骤4，封装。与现有技术相比，本发明的有益效果如下：可将温度、湿度传感器以及红外光和可见光亮度传感器集合制造在一起，成为一个单一器件，减少体积，功耗和制造成本，提高测量的精度。
- MOS电路制造方法及MOS电路-201410790173.8
- 潘光燃;文燕;王焜;石金成;高振杰 - 北大方正集团有限公司;深圳方正微电子有限公司
- 2014-12-17 - 2019-06-14 - H01L21/82
- 本发明提供一种MOS电路制造方法及MOS电路，其中方法包括：在衬底上形成阱区，在所述阱区上形成氧化层；在所述氧化层上淀积未掺杂的多晶硅膜层；对所述多晶硅膜层进行第一掺杂；对所述多晶硅膜层进行光刻、刻蚀，形成第一多晶硅电阻和第二多晶硅电阻；对所述第二多晶硅电阻的一侧进行第二掺杂；其中，所述第二掺杂的浓度大于所述第一掺杂的浓度；所述第一掺杂为N掺杂，第二掺杂为P掺杂；或者，所述第一掺杂为P掺杂，第二掺杂为N掺杂。本发明提供的MOS电路制造方法及MOS电路中，二极管和电阻仅用两次掺杂工艺即可形成，不需要对二极管和电阻分别设置光刻、掺杂工艺，能够提高MOS电路的制造效率，并且降低工艺成本。
- 用于集成电路器件的保护性封装-201410297996.7
- 毕建设;白兰萍;陈泉;郭利萍;徐艳博 - 恩智浦美国有限公司
- 2014-05-16 - 2019-06-07 - H01L21/82
- 本发明涉及用于集成电路器件的保护性封装。一种封装集成电路IC器件的方法，其中，将管芯机械地接合到相应的互连基板上，引线接合所述管芯，以及将管芯密封到保护性的壳内这些传统的制造步骤被单一的制造步骤代替，该步骤包括热处理适当的部件组件，从而既为最终的IC封装中的所述管芯形成合适的电连接，又使得一个或多个模塑复合物将所述管芯密封到保护性外壳内。
- 晶片的加工方法-201610289115.6
- 中村胜 - 株式会社迪思科
- 2016-05-04 - 2019-05-31 - H01L21/82
- 提供晶片的加工方法，不在晶片的内部层叠形成多个改质层也能够可靠地分割晶片。晶片的加工方法将在正面上呈格子状形成有多条分割预定线并且在所划分出的多个区域中形成有器件的晶片沿着分割预定线分割成各个器件，其包含：粘合带粘接工序，在晶片的正面上粘接粘合带；改质层形成工序，从晶片的背面侧将对于晶片具有透过性的波长的脉冲激光光线的聚光点定位在内部并沿着分割预定线进行照射而形成改质层；粘合带加热工序，将粘接在实施了改质层形成工序后的晶片的正面上的粘合带加热而使裂纹从改质层朝向晶片的正面伸长；分割工序，对实施了粘合带加热工序后的晶片施加外力，沿着形成有改质层和裂纹的分割预定线将晶片分割成各个器件。
- 集成电路及其使用的多晶体半导体电阻及制造方法-201410548958.4
- 史中海;文斯·蒂姆斯;田洪 - 美国思睿逻辑有限公司
- 2014-10-16 - 2019-05-07 - H01L21/82
- 根据本发明的实施例，集成电路可以包括至少一个浅槽隔离场氧化物区域、至少一个哑元扩散层区域、以及多晶体半导体电阻。该至少一个浅槽隔离场氧化物区域可以形成在半导体基板上。该至少一个哑元扩散层区域邻近该至少一个浅槽隔离场氧化物区域形成在半导体基板上。该多晶体半导体电阻可以包括利用多晶体半导体材料形成的至少一个电阻臂的多晶体半导体电阻，其中该至少一个电阻臂形成在该至少一个浅槽隔离场氧化物区域和该至少一个哑元扩散层区域每个上。
- 晶片的加工方法-201810900302.2
- 森数洋司 - 株式会社迪思科
- 2018-08-09 - 2019-03-01 - H01L21/82
- 提供晶片的加工方法，能够在单晶硅晶片中形成适当的盾构隧道，能够通过盾构隧道形成与等离子蚀刻的复合加工将单晶硅晶片分割成各个器件。晶片的加工方法包含：保护部件配设工序，在晶片(2)的正面(2a)上配设保护部件；盾构隧道形成工序，从晶片(2)的背面(2b)对与分割预定线(4)对应的区域照射对于单晶硅具有透过性的波长的激光光线(LB)为连续地形成多个盾构隧道(56)，该盾构隧道(56)由从背面(2b)至正面(2a)的细孔(52)和围绕细孔(52)的非晶质(54)构成；以及分割工序，通过等离子蚀刻对盾构隧道(56)进行蚀刻而将晶片(2)分割成各个器件芯片，将盾构隧道形成工序中所使用的激光光线(LB)的波长设定为1950nm以上。
- 一种CMOS电路与超导SFQ电路的单片集成方法-201811067650.2
- 陈晓杰;董业民;单毅;刘艳;常永伟 - 中国科学院上海微系统与信息技术研究所
- 2018-09-13 - 2019-02-26 - H01L21/82
- 本发明涉及一种CMOS电路与超导SFQ电路的单片集成方法，其包括：步骤S1，进行CMOS集成电路流片，并沉积第一SiO2钝化层；步骤S2，对所述第一SiO2钝化层进行抛光；步骤S3，进行超导SFQ集成电路流片；步骤S4，制作用于将CMOS集成电路与超导SFQ集成电路互连的接触孔；步骤S5，将所述CMOS集成电路与超导SFQ集成电路互连；步骤S6，在所述步骤S5中所述CMOS集成电路与超导SFQ集成电路互连的部位制作焊盘；步骤S7，对所述第五晶圆进行划片封装。本发明实现CMOS集成电路工艺与超导SFQ集成电路工艺之间的无缝拼接，提高了成品芯片的综合性能，同时也节约了液氦低温环境下复杂的高频互联导致的高昂成本，降低了衬底成本和封装成本。
- 一种集成电路、电容器件及其制作方法-201410753097.3
- 江文;关英 - 熠芯(珠海)微电子研究院有限公司
- 2014-12-09 - 2019-02-15 - H01L21/82
- 本发明实施例公开了一种集成电路、电容器件及其制作方法。该方法包括：在金属氧化物半导体MOS的表面形成第一金属层，所述第一金属层包括第一金属图案和与第一金属图案绝缘的第二金属图案，所述第一金属图案覆盖与MOS的栅极区域垂直相对的区域，且通过过孔与所述MOS的源极区域和漏极区域连接，所述第二金属图案通过过孔与所述MOS的栅极区域连接；在所述第一金属层的表面形成介电层；在所述介电层的表面设置金属氧化物金属MOM电容，所述MOM电容一端连接所述MOS的源极区域和漏极区域，另一端连接所述MOS的栅极区域。该方法用于解决MOS电容、MOM电容和MIM电容并联架构制作工艺复杂的问题。
- 电极的制备方法-201610436577.6
- 周志超;夏慧 - 深圳市华星光电技术有限公司
- 2016-06-17 - 2019-02-12 - H01L21/82
- 本发明公开一种电极的制备方法，包括：提供衬底；在所述衬底上形成缓冲层；在所述缓冲层的远离所述衬底的表面上形成图案化的光阻，所述光阻具有相对设置的底面和顶面以及连接在所述底面与所述顶面之间的侧面，所述底面贴合所述缓冲层；通过干蚀刻，将所述缓冲层的未被所述光阻覆盖的部分去除，以形成容纳区；沉积导电膜层，所述导电膜层包括形成在所述顶面上的废料和填充于所述容纳区的电极；以及剥离所述废料和所述光阻。本发明所述电极的制备方法的良品率高。
- 通过替换栅极工艺形成的集成电路中的嵌入式多晶硅电阻器-201310752455.4
- 权勇·林;李基敦;斯坦利·升澈·松 - 德州仪器公司
- 2013-12-31 - 2019-02-05 - H01L21/82
- 本发明涉及一种通过替换栅极工艺形成的集成电路中的嵌入式多晶硅电阻器。本发明涉及一种可在替换栅极高k金属栅极金属氧化物半导体MOS技术工艺流程中形成的集成电路中的嵌入式电阻器结构。通过以下方式向衬底中蚀刻沟槽来形成所述结构：通过移除浅沟槽隔离结构或通过在所要位置处进行硅蚀刻。对虚拟栅极多晶硅层的沉积用多晶硅填充所述沟槽；通过硬掩模层保护电阻器多晶硅部分以免受虚拟栅极多晶硅移除的影响。可在源极／漏极植入期间掺杂所述电阻器多晶硅，且所述电阻器多晶硅可使其接触位置被硅化物包覆而不使金属栅极电极降级。
- 制造微型LED显示器的方法和微型LED显示器-201610988699.6
- 李红化;刘恒;邱显益 - 广州硅芯电子科技有限公司
- 2016-11-10 - 2019-02-05 - H01L21/82
- 本发明涉及一种制造微型LED显示器的方法和微型LED显示器；该方法包括在第一基底上放置多个LED元件；利用托架将同一原色的多个LED元件中的至少两个LED元件从第一基底转移到第二基底；对于三种原色中的剩余两种原色之每一种原色的LED元件都实施至少一次放置和转移的步骤；直到三种原色之LED元件构成的RGB LED单元阵列设置在第二基底上；提供与RGB LED单元阵列之第二表面接触的第三基底；将第二基底从RGB LED单元阵列上分离；以及提供放置到RGB LED单元阵列之第一表面上的第四基底。本发明制造微型LED显示器的方法和微型LED显示器具有操作简单、生产效率高和品质好等优点。
- 利用多感应像素检测多种气体的传感器的制造方法-201610339414.6
- 赖建文 - 上海申矽凌微电子科技有限公司
- 2016-05-20 - 2019-01-29 - H01L21/82
- 本发明提供了一种利用多感应像素检测多种气体的传感器的制造方法，包括如下步骤：步骤S1：在硅片(1)制造出多个加热电阻层；步骤S2：在所述加热电阻层上形成多个不同性质的气敏电阻，或多感应像素；步骤S3：进行真空烘烤；步骤S4：为加热电阻层和气敏电阻加工出气敏电极接触孔和电阻层接触孔(14)，在气敏电极接触孔和电阻层接触孔(14)上焊接电极引线。步骤S5：利用不同气体在不同的气敏电阻的唯一特性或“指纹”，检测气体的种类和浓度。制造成本较低：本发明的方法使用通常在集成电路制造中使用的标准工艺，避免使用非传统的MEMS工艺，因此可以降低制造成本，增强可生产性。
- 用于制造半导体芯片的方法及半导体封装构造-201711034938.5
- 不公告发明人 - 长鑫存储技术有限公司
- 2017-10-30 - 2019-01-15 - H01L21/82
- 本申请涉及半导体领域，公开了一种用于制造半导体芯片的方法，包括：在晶圆的正面上贴附抗蚀膜；对所述正面应用激光切割以在所述正面上形成切割槽，其中所述切割槽在所述正面上划出多个芯片，所述正面包括所述多个芯片的多个有源面；对所述晶圆进行第一模式的第一等离子体刻蚀并刻蚀至第一深度；其中所述芯片的有源面的边缘和角隅被倒角；对所述晶圆进行第二模式的第二等离子体刻蚀并刻蚀至第二深度；对所述晶圆进行所述第一模式的第三等离子刻蚀，其中所述晶圆对应于所述多个芯片的背面的边缘和角隅位置被倒角；以及去除所述抗蚀膜。
- 一种超薄基板LED制备方法-201810826170.3
- 吴懿平;李林;区燕杰 - 珠海市一芯半导体科技有限公司
- 2018-07-25 - 2018-12-28 - H01L21/82
- 本发明公开了一种超薄基板LED制备方法，所述的方法涉及在柔性薄铜基板上面贴装LED倒装芯片。LED倒装芯片首先通过锡膏粘接在柔性薄铜基板上,经过回流焊工艺后在芯片发光面整面模封胶水，如果是蓝光芯片转白光则模封荧光粉胶水。进一步对铜箔进行蚀刻，将铜箔面P，N极分开。然后按一定尺寸通过精密切割，将整个基板进行分割，形成批量含单颗LED芯粒的CSP灯珠。此方式封装CSP灯珠有封装方便简单、散热好、整板封装、效率高及成本低等特点。同时器件颗粒小，灯珠底面焊接PAD比常规CSP大，便于灯珠贴装，适用于照明、装饰、背光、显示等领域。
- 半导体集成电路及逻辑电路-201480049232.4
- 新保宏幸 - 株式会社索思未来
- 2014-09-03 - 2018-12-28 - H01L21/82
- 驱动电路(10)在节点(n11)和节点(n12)之间具备串联起来的N型晶体管(Tn11、Tn12)。N型晶体管(Tn11)由具有相等的栅极长度以及相等的栅极宽度的一个鳍式晶体管构成，并且N型晶体管(Tn11)的栅极连接到输入节点(nin1)上。N型晶体管(Tn12)由具有相等的栅极长度以及相等的栅极宽度的两个鳍式晶体管构成，并且N型晶体管(Tn12)的栅极连接到输入节点(nin2)上。
- 一种阵列基板及其制作方法-201610679485.0
- 刘哲 - 武汉华星光电技术有限公司
- 2016-08-17 - 2018-12-11 - H01L21/82
- 本发明提供一种阵列基板及其制作方法，所述方法包括：在衬底基板上形成第一金属层、栅绝缘层、第二金属层、阻隔层、对所述阻隔层进行图案化处理，使与沟道位置对应的所述阻隔层被刻蚀掉，以形成间隙部；其中所述间隙部靠近所述第二金属层侧的宽度大于远离所述第二金属层侧的宽度；在所述阻隔层上沉积有机半导体材料，以在与所述间隙部对应的区域形成沟道以及在所述阻隔层上形成沉积部；在所述沉积部上分别形成第二绝缘层、透明导电层。本发明的阵列基板及其制作方法，通过沉积的方式形成沟道，避免有机光阻侵蚀有机半导体材料，提高了薄膜晶体管的性能。
- 加工方法-201810224675.2
- 竹之内研二 - 株式会社迪思科
- 2018-03-19 - 2018-10-23 - H01L21/82
- 本发明提供一种加工方法，该加工方法在对与切断预定线重叠地形成有包含金属的层叠体的板状的被加工物进行加工时，能够在维持加工品质的同时提高加工速度。该加工方法对与切断预定线重叠地形成有包含金属的层叠体的板状的被加工物进行加工，该加工方法具备下述步骤：保持步骤，利用保持工作台对被加工物进行保持；和切削步骤，在实施保持步骤后，利用环状的切削刀具沿着切断预定线对被加工物进行切削，分割层叠体；切削刀具具有形成于在切削步骤中切入被加工物的、该切削刀具的外周部的表面或背面的槽，在切削步骤中，一边对被加工物供给包含有机酸和氧化剂的切削液，一边执行切削。
- 半导体装置-201810297141.2
- 北岛裕一郎 - 艾普凌科有限公司
- 2018-03-30 - 2018-10-23 - H01L21/82
- 本发明提供半导体装置，其具有熔断元件，该熔断元件配置于半导体衬底上形成的层间绝缘膜上，所述熔断元件由多晶硅和设置在所述多晶硅的上表面的硅化物形成，俯视观察时，所述多晶硅的被包含在激光照射的范围内的区域为未导入杂质的非掺杂多晶硅，从而成为具有不对基底带来损伤而能够利用激光稳定地切断的熔断元件的半导体装置。
- 具有损伤区域的电子熔丝-201380075080.0
- 鲍军静;G·波尼拉;S·S·乔伊;R·G·菲利普;李伟健;E·考塔理欧谷;N·E·勒斯蒂格;A·H·西蒙;王平川;张丽娟 - 国际商业机器公司
- 2013-12-09 - 2018-10-19 - H01L21/82
- 一种电子熔丝结构包括Mx级(202)(包括Mx金属(208))，以及在Mx级上的Mx+1级(214)，Mx+1级包括Mx+1金属(238)和在竖直方向上将Mx金属电连接到Mx+1金属的通路(242)，其中Mx+1金属包括厚部分和薄部分，并且其中Mx金属、Mx+1金属和通路基本上使用导电材料填充。
- 半导体结构的形成方法-201410425711.3
- 蒋莉 - 中芯国际集成电路制造(上海)有限公司
- 2014-08-26 - 2018-10-16 - H01L21/82
- 一种半导体结构的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成至少一个隔离结构；在所述隔离结构两侧的半导体衬底内形成第一凹槽，所述第一凹槽深度小于所述隔离结构的深度；在所述第一凹槽内填充满第一半导体材料层，且第一半导体材料层高于所述半导体衬底，所述高于半导体衬底的第一半导体材料层呈分立结构；在所述半导体衬底、隔离结构、第一半导体材料层上形成第一连接层；去除高于半导体衬底的第一半导体材料层和第一连接层。采用本发明的方法可以提高后续形成的半导体器件的有源区的均一性。
- 含功率晶体管单元和横向晶体管的半导体器件及制造方法-201510354653.4
- R·津克;S·德克尔;S·兰泽斯托费 - 英飞凌科技股份有限公司
- 2015-06-24 - 2018-10-12 - H01L21/82
- 本公开涉及含功率晶体管单元和横向晶体管的半导体器件及制造方法。通过热氧化形成对第一沟槽和第二沟槽(191,192)进行加衬的场氧化物层(240)，所述第一沟槽和所述第二沟槽(191,192)从主表面(101a)延伸到半导体层(100a)中。在所述热氧化之后，在所述第一沟槽和所述第二沟槽(191,192)中形成功率晶体管单元(TCP)的沟槽栅极电极(155)和场电极(165)。形成包括氮化硅层(448)的保护盖(450)，所述保护盖覆盖具有所述第一沟槽和所述第二沟槽(191,192)的单元区域(610)。在利用所述保护盖(450)覆盖所述单元区域(610)的情况下，在所述半导体层(100a)的支持区域(620)中形成横向晶体管(TCL)的平面栅极电极(158)。
- 半导体装置-201480048967.5
- 新保宏幸 - 株式会社索思未来
- 2014-04-18 - 2018-10-12 - H01L21/82
- 半导体装置包括在X方向上相邻而设的两个标准单元(10、20A)。标准单元(10)包括：向X方向延伸并且沿标准单元(20A)之间的边界而在Y方向上排列布置的多个第一鳍片(11a～11c、12a～12c)。标准单元(20)包括：向X方向延伸并且沿标准单元(10)之间的边界而在Y方向上排列布置的多个第二鳍片(21a～21c、22a～22c)。第二鳍片(21a～21c、22a～22c)包括虚拟鳍片。
- 单片集成级联开关-201580004369.2
- 阿努普·巴拉;李仲达 - 美国联合碳化硅公司
- 2015-01-13 - 2018-09-04 - H01L21/82
- 所公开的发明涉及先进的高压开关，其与常规栅极驱动器相比具有改善的性能特性、提高的可靠性和较好的兼容性。本文中所公开的发明实现了经由级联(巴利加对(Baliga‑pair))结构中的低压Si MOSFET来控制的、包括高压常通SiC VJFET的混合开关。SiC VJFET和Si MOSFET以晶片级单片地集成在一起，其中，Si MOSFET在Si层上制造，所述Si层与在SiC VJFET之上的电介质层直接相邻。还提供了制造和操作这些开关的方法。
- 制作光学感测元件与薄膜晶体管元件的方法-201510732192.X
- 陈信学;陈培铭 - 友达光电股份有限公司
- 2015-11-02 - 2018-06-22 - H01L21/82
- 一种光学感测元件与薄膜晶体管元件的整合方法，包括下列步骤。提供基板，并于基板上形成栅极与下电极。形成第一绝缘层于栅极与下电极上，且第一绝缘层至少部分暴露出下电极。形成感光图案于下电极上。形成图案化透明半导体层于第一绝缘层上，其中图案化透明半导体层包括第一透明半导体图案覆盖于栅极上方，以及第二透明半导体图案覆盖感光图案。形成源极与漏极于第一透明半导体图案上。对第二透明半导体图案进行改质制程，包括通入至少一气体将第二透明半导体图案改质成具有导电性的透明上电极。
- 阵列基板及其制备方法、显示装置-201410601808.5
- 刘冲;赵海生;马海涛;肖红玺;彭志龙;刘还平 - 京东方科技集团股份有限公司;北京京东方光电科技有限公司
- 2014-10-31 - 2018-06-08 - H01L21/82
- 本发明提供一种阵列基板及其制备方法、显示装置，属于显示技术领域，本发明的阵列基板的制备方法，其包括如下步骤：在基底上方，依次沉积第一透明导电薄膜和源漏金属薄膜；通过构图工艺形成包括源漏金属图案的图形；通过构图工艺形成包括像素电极，以及位于源漏金属图案下方的修复结构的图形。本发明的阵列基板是通过上述制备方法制备的。本发明的显示装置包括该阵列基板。
- 半导体集成电路装置-201480046450.2
- 新保宏幸 - 株式会社索思未来
- 2014-04-21 - 2018-06-01 - H01L21/82
- 标准单元(1)具有沿第一方向延伸的鳍片(11)。由沿垂直于第一方向的第二方向延伸且被设置在鳍片(11)上的栅极布线(12)、以及鳍片(11)构成有源晶体管(N1)。由鳍片(11)和与栅极布线(12)并列设置的虚拟栅极布线(14)构成虚拟晶体管(D1)，所述虚拟晶体管(D1)与有源晶体管(N1)共用源极的节点和漏极的节点中的一节点。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
