[发明专利]导线架框条及封装体与封胶方法

说明书

技术领域

本发明是有关于一种导线架框条及封装体与封胶方法，特别是用于半导 体封装的一种导线架框条及封装体与封胶方法。

背景技术

随着资讯传输容量越来越高，对资讯传输的速度要求也大幅提高，同时 在多功能携带型电子产品的驱动下，半导体制程发展无可避免地朝向高容量， 笧线宽的高密度化、高频、低耗能等多高能整合方向，而亦使半导体封装朝 向I/O线多、高散热及封装尺寸缩小化发展，其中，半导体封装技术主要在 于，防止晶片受到外界温度，湿气的影响，以及杂尘的污染，并提供晶片与 外部电路之间电性连接，一般封装型态如四方平面封装(QFP)、四方平面无外 引脚封装(QFN)、小型化封装(SOP)等。

随着芯片设计的速度越来越快，功率也越来越大，在高电压、高电流、 高频率、高灵敏度、高精密、高湿度及高低温温差大等情况，对微电子产品 的可靠性质量要求也越来越高，另外，特别是例如医疗仪器、汽车行业、测 试设备及航天航空等领域，耦合电路模拟信号需要信号之间的隔离屏蔽，然 而，上述半导体元件在封装的过程中，在封装体外的引脚打弯后，连接芯片 座的支撑条在最后工序会被切断，为了避免切到损伤封装体，因而切断支撑 条的位置与封装体边缘至少要保证一定的距离，即成品封装体在无引脚的两 侧边缘相应的位置会露出支撑条残留段的金属材料，进而产生电性干扰及分 层的情况，进而乎影响可靠性质量要求及导致屏蔽效果不佳。

故，有必要提供一种半导体封装用导线架条，以解决现有技术所存在的 问题。

发明内容

有鉴于此，本发明提供一种半导体封装用导线架条，以解决在封装体成 品边缘会露出支撑条的金属材料而产生电性干扰及分层的情况。

本发明的主要目的在于提供一种半导体封装用导线架条，其可以通过支 撑凸部支撑封装体，使支撑凸部自胶体中分离出来时不必进行切断支撑条的 工序。

本发明的次要目的在于提供一种半导体封装用导线架条，其可以通过支 撑凸部，使芯片座与所述封装体不具有引脚的两侧隔绝，进而可避免产生电 性干扰及分层的情况。

为达成本发明的前述目的，本发明一实施例提供一种导线架框条，其中 所述导线架框条包含一外框、一支架单元及数个导线架单元，所述支架单元 包含数个第一支架及数个第二支架，所述第一支架及第二支架交错排列在所 述外框的范围内，所述导线架单元排列在所述第一支架及第二支架定义的空 间内，每一导线架单元包含一芯片座、至少一支撑条、至少二支撑凸部及数 个间隔排列的引脚，所述支撑条连接所述芯片座，所述支撑凸部自所述导线 架单元的两侧的所述第二支架突伸向所述芯片座且与所述芯片座相分离，所 述引脚连结于所述第一支架。

为达成本发明的前述目的，本发明另一实施例提供一种封装体，其中所 述封装体包含一芯片座、一芯片、至少一支撑条、数个间隔排列的引脚、一 胶体及至少一支撑槽，所述芯片设置在所述芯片座上；所述支撑条连接所述 芯片座；所述引脚电性连接所述芯片；所述胶体包覆所述芯片座、芯片、支 撑条及引脚；所述支撑槽形成在所述胶体上，且所述支撑槽与支撑条位于所 述胶体的不同侧。

为达成本发明的前述目的，本发明又一实施例提供一种封胶方法，其中 所述封胶方法包含：备置一导线架框条，所述导线架条包含：一外框；一支 架单元，包含数个第一支架及数个第二支架，所述第一支架及第二支架交错 排列在所述外框的范围内；及数个导线架单元，排列在所述第一支架及第二 支架定义的空间内，每一导线架单元包含：一芯片座；至少一支撑条，连接 所述芯片座；至少二支撑凸部，自所述导线架单元的两侧的所述第二支架突 伸向所述芯片座且与所述芯片座相分离；及数个间隔排列的引脚，所述引脚 连结于所述第一支架，及所述引脚之间另包含有一连接肋；将数个芯片分别 固定在所述芯片座上；以数个导电元件电性连接所述引脚及芯片；将所述导 线架框条放置于一模具中，并填充一胶体包覆所述芯片座、芯片、支撑条、 引脚及支撑凸部；断切所述第一支架及连接肋，使两相邻的导线架单元分开； 弯折所述引脚；及将所述第二支架推出，使所述支撑凸部自所述胶体分离而 在所述胶体上形成至少二支撑槽，所述支撑槽与所述支撑条位于所述胶体的 不同侧。