[发明专利]内埋式电子元件封装结构

说明书

技术领域

本发明涉及一种封装结构，且特别是涉及一种内埋式电子元件封装结构。

背景技术

半导体元件日益复杂，而至少部分的原因是源于使用者对于增加处理速度与缩小元件尺寸的需求。虽然增加处理速度与缩小元件尺寸的好处相当显着，但是这些半导体元件的特性也会产生问题。特别是，较高的时脉速度会使信号准位转换的频率增加，以致于频率较高或波长较短的电磁发射强度增加。电磁发射可从一源半导体元件辐射而出并入射邻近的半导体元件。若是对邻近的半导体元件的电磁发射强度够高，则电磁发射会不利于（邻近的）半导体元件的运作。此现象有时被称为电磁干扰。尺寸较小的半导体元件会使电磁干扰的问题更加严重，因为这些（尺寸较小的）半导体元件会以较高的密度配置于一电子系统中，以致于邻近的半导体元件接收到较强且不希望得到的电磁发射。

减少电磁干扰的一种方法是在半导体元件封装中屏蔽一组半导体元件。特别是，可通过在封装体外部加装接地的导电罩体或是导电壳体来达到屏蔽的效果。当由封装体内部辐射出的电磁发射照射到罩体的内表面时，至少部分的电磁发射可被电性短路，以降低可穿透罩体且不利于邻近的半导体元件的电磁发射强度。相同地，当由邻近的半导体元件辐射出的电磁发射照射到罩体的外表面时，会发生相似的电性短路以降低封装体中的半导体元件所受到的电磁干扰。

然而，虽然导电罩体可减少电磁干扰，但是使用导电罩体会有许多缺点，例如：罩体一般是通过粘着剂而固定在半导体元件封装的外部，由于粘着剂的接合性会受到温度、湿度以及其他环境因素的影响而降低，罩体因而容易剥离或脱落。再者，罩体的尺寸与形状以及封装体的尺寸与形状需相互配合，因此，不同尺寸与形状的半导体元件封装需要搭配不同的罩体，以容纳不同的封装体，而这会进一步地增加制作成本与时间。更重要的是，罩体罩覆于半导体元件封装的外部增加了封装体的体积，使封装体积无法有效缩小，且此种罩体无法应用于封装密度较高的内埋式电子元件封装结构，有违市场对于电子产品轻薄短小、高密度及功能整合的需求。

发明内容

本发明的目的在于提供一种内埋式电子元件封装结构，其封装体积小且具有电磁屏蔽的功能。

为达上述目的，本发明提出一种内埋式电子元件封装结构，其包括一核心层、一电子元件、一第一介电层、一第二介电层以及多个导通孔。核心层具有一开孔、一第一表面及相对第一表面的一第二表面。电子元件设置于开孔中。第一介电层设置于第一表面上，并填入开孔中，且覆盖电子元件的一侧。第一介电层未填满开孔。第二介电层设置于第二表面上，并填入开孔中，且覆盖电子元件的另一侧，并与第一介电层相接合。第一介电层及第二介电层完整包覆该电子元件。导通孔分别围绕电子元件的周围设置并贯穿第一介电层、第二介电层及核心层，且导通孔分别连通第一介电层及第二介电层。

在本发明的一实施例中，上述的导通孔包括电镀通孔。

在本发明的一实施例中，上述的各导通孔包括一第一导通孔及多个第二导通孔。第一导通孔贯穿核心层。第二导通孔分别连通第一导通孔的相对两端至第一介电层及第二介电层。

在本发明的一实施例中，上述的内埋式电子元件封装结构还包括多个导电层，分别填充于导通孔内。

在本发明的一实施例中，上述的内埋式电子元件封装结构还包括多个导电层，分别覆盖导通孔的内表面。

在本发明的一实施例中，上述的第一导通孔包括电镀通孔。

在本发明的一实施例中，上述的第一导通孔包括激光通孔。

在本发明的一实施例中，上述的内埋式电子元件封装结构还包括多个导电柱，电子元件还包括多个接垫，面对第一介电层设置。导电柱分别连通接垫至第一介电层。

在本发明的一实施例中，上述的导电柱包括激光盲孔。

在本发明的一实施例中，上述的内埋式电子元件封装结构还包括一粘着层，填充于接垫之间。

在本发明的一实施例中，上述的电子元件包括半导体芯片。

基于上述，本发明的内埋式电子元件封装结构利用贯穿第一介电层及第二介电层的多个导通孔，围绕于内埋在第一及第二介电层的电子元件的周围，且各导通孔的内壁包覆金属导电层，使其除了做为电性导通的路径外，还可对电子元件提供电磁屏蔽的作用。如此，本发明的内埋式电子元件封装结构充分利用了封装结构体内的既有空间及结构，使其无须额外设置屏蔽罩体，即可对电子元件提供电磁屏蔽的功能。因此，本发明不但可有效缩小封装体积、简化制作工艺还可节省屏蔽罩体的生产成本。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。