[发明专利]绝缘栅双极型晶体管及其制造方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种绝缘栅双极型晶体管(IGBT)。本发明还涉及一种绝缘栅双极型晶体管的制造方法。

背景技术

现有绝缘栅双极型晶体管，就是在垂直型MOSFET的基础上，在硅片背面增加一P型区，形成一个背面的集电区。如图1所示，是现有绝缘栅双极型晶体管的结构示意图；包括：

形成于硅片上的N型外延层101，由N型外延层101组成漂移区。

形成于硅片背面的由P+区组成的集电区102，集电区102和N型外延层101的底部接触。

形成于N型外延层101中的P型阱103。

形成于P型阱103中的N+区组成的源区104。

栅氧化层105和栅极多晶硅106，栅极多晶硅106覆盖P型阱103，且被栅极多晶硅106所覆盖的P型阱103的表面用于沟道连接源区104和N型外延层101。

介质层109覆盖于栅极多晶硅106周侧。

在硅片的背面形成有背面金属107，该背面金属107和集电区102相接触并引出集电极。

在硅片的正面形成有正面金属108，正面金属108分别引出发射极和栅极，发射极和源区104以及P型阱103相接触，栅极和栅极多晶硅106相接触。

P型阱103包括P+区和P-区，称为亚沟道区（Subchannel region）。在集电区102和N型外延层101的接触位置处也能形成一由N+区组成的场阻断层，该场阻断层用于将N型外延层101中的电场降为零实现正向电压耐压能力的提高。

当栅极加正向电压时，器件开启，P型阱103表面形成沟道实现源区104和N型外延层101之间的导通；集电极接高压使集电区102中的空穴注入到N型外延层101中，注入的空穴能够对N型外延层101进行导电调制，降低N型外延层101的电阻，以降低器件的通态电压。同时由P型阱103、N型外延层101和集电区102之间的形成的PNP晶体管也由于漏区104注入的基极电流而导通。

当栅极加反向电压时，器件关闭，P型阱103表面的沟道消除，源区104注入到N型外延层101的基极电流切断，由P型阱103、N型外延层101和集电区102之间的形成的PNP晶体管也关闭，整个绝缘栅双极型晶体管关闭。

由上可知，IGBT的驱动方法和MOSFET基本相同，具有高输入阻抗特性。当MOSFET的沟道形成后，从P+集电区注入到N-层即N型外延层的空穴（少子），对N-层进行电导调制，减小N-层的电阻，使IGBT在具有低的通态电压。在截止状态下的IGBT，栅极电压切断，集电极所加电压为正向电压即集电极处于高电位，该高电位由P型阱103和N型外延层101之间形成的PN结J2承担，由源区104和P型阱103之间形成的PN结J1、以及集电区102和N型外延层101之间形成的PN结J3都不承担正向电压。由于通常硅片正面有专门设计的终端保护结构，如P型环、场板等，正向阻断电压可以做的很高，即集电极能够承受很高的正向电压。

当在集电极所加电压为反向电压即集电极处于低电位时，也即集电极的电压低于P型阱103的电压时，该反向电压由PN结J3承担，由于背面没有终端结构，器件在该方向的阻断电压就会很低，至少比正向阻断电压差很多。

发明内容

本发明所要解决的技术问题是提供一种绝缘栅双极型晶体管，能降低器件导通时的通态电压、能提高器件的反向阻断电压以及能优化器件的性能。为此，本发明还提供一种绝缘栅双极型晶体管的制造方法。

为解决上述技术问题，本发明提供的绝缘栅双极型晶体管形成于硅衬底上，在俯视面上所述绝缘栅双极型晶体管包括电流流动区以及围绕所述电流流动区周侧的终端保护区；在剖面上，所述绝缘栅双极型晶体管包括：

形成于硅片正面的N型外延层，位于所述电流流动区的所述N型外延层中形成有多个P型柱一，所述P型柱一和各相邻的所述P型柱一之间的N型外延层组成交替排列的P型薄层和N型薄层的结构。

P型阱形成于各所述P型柱一的上方并延伸到各所述P型柱一两侧的所述N型外延层中。

位于所述终端保护区的所述N型外延层中形成有多个P型柱二，所述P型柱二和各相邻的所述P型柱二之间的N型外延层组成交替排列的P型薄层和N型薄层的结构；在所述终端保护区的所述P型柱二和所述N型外延层上方形成有金属场板，且所述金属场板和所述终端保护区的所述P型柱二和所述N型外延层之间隔离有介质层一。