[发明专利]半导体装置以及半导体装置的制造方法

说明书

本申请是基于申请日为2010年01月21日、申请号为201010003340.1、发明名称为“半导体装置以及半导体装置的制造方法”的发明专利申请提出的分案申请。

技术领域

本发明涉及半导体装置以及半导体装置的制造方法。尤其涉及具有将半导体芯片安装在被安装体上的结构的半导体装置及其制造方法。

背景技术

随着LSI的高集成化、高性能化和高功能化，成品率下降、安装面积增大、成本上升等的问题越发变得严重。近年来，兼顾了这些问题和LSI性能的Sip(系统级封装)倍受关注。Sip可分为封装积层型、芯片堆叠(chip stack)型、芯片上芯片(chip on chip)型等各种构造，其中尤其芯片上芯片型构造由于能够以短的布线长度将芯片彼此多管脚连接而有利于高速化、低功耗化。

芯片上芯片型的SiP通过例如将存储芯片和逻辑电路芯片分别经由形成在芯片上的微凸块并以使芯片的活性面彼此面对面的方式相对配置并连接来实现。

通常，在芯片上芯片型的SiP中，为保护凸块而在经由凸块连接的芯片之间封入被称为底充胶(underfill)材料的液体状树脂。底充胶材料例如通过图19所示的方法(例如，参考专利文献1)被封入到芯片之间。即，将第一半导体芯片1和安装在其上的第二半导体芯片2(包括没有图示的扩散层、晶体管、布线层等)经由凸块3连接，在该状态下使用针头4供应底充胶材料5。此时，将底充胶材料5滴到第一半导体芯片1的表面中的第二半导体芯片2的附近位置。于是，底充胶材料5润湿第一半导体芯片1的表面并扩展至第二半导体芯片2的端部，并由此通过毛细现象渗透到芯片间的空隙中。另外，通过毛细现象渗透的底充胶材料5如图20A、图20B所示，在第二半导体芯片2的外围部形成朝底部扩展的填角6(fillet)。之后，通过热处理使底充胶材料5固化。由此，在防止凸块3因应力集中而产生裂纹的同时减缓吸湿等外部应力的影响，并且确保了上下芯片间的连接可靠性。

专利文献1：日本专利文献特开2005-276879号公报。

发明内容

底充胶材料的封入处理利用下面的(1)～(3)的现象来进行。

(1)底充胶材料5的滴下。

(2)被滴下的底充胶材料5润湿第一半导体芯片1的表面并扩散的现象。

(3)润湿扩散了的底充胶材料5通过毛细现象渗透到芯片间的空隙中的现象。

此时，为了在芯片间的间隙中不产生空洞(气泡)地使底充胶材料5渗透，最好第一半导体芯片1的表面的润湿扩展性高、即表面张力小。另外，为了使底充胶材料5无空洞地均匀渗透，最好不存在局部润湿扩展性差的部分。

另一方面，根据LSI的图案，如图21所示，会在第一半导体芯片1的表面上通过覆盖LSI的最上层的布线图案7的钝化膜8而形成台阶部9。特别是如图22A～图22C所示，当最上层的布线图案7与底充胶材料5的渗透方向Y垂直地形成时，钝化膜8的台阶部9将与布线图案7平行地形成。因此，底充胶材料5的流动性受钝化膜8在台阶部9处的表面张力的阻碍。因此，例如由于第一半导体芯片1的制造偏差，底充胶材料5到达第二半导体芯片2端部的速度和量将根据每个芯片而变化。其结果是，例如图23所示，在上下芯片间的空隙中产生空洞11，成为引起连接部的可靠性变差的主要原因。

另外，如果底充胶5的流动性受阻，则在该封入处理中将丧失上述(1)～(3)间的平衡。因此，例如与润湿第一半导体芯片1的表面并扩散的底充胶材料5或渗透到芯片间的空隙中的底充胶材料5相比，有时从针头4滴下的底充胶材料5的量会过剩。在这种情况下，如上述图23所示，在供应区域10附近的第二半导体芯片2上发生底充胶材料5的攀移(蔓延)12。其结果是存在以下的问题；在本应被底充胶材料5填充的上下芯片间的空隙中产生上述的空洞11，从而连接部的可靠性变差。另外，由于发生攀移12，将导致底充胶材料5填充不足。

特别是近年来随着LSI的集成化技术的提高和对小型化的要求，在芯片上芯片型的半导体装置(SiP)中研究了第一半导体芯片1的进一步的小型化。因此，即使依照第二半导体芯片2的芯片尺寸供应规定量的底充胶材料5，也需要将该供应区域10靠近第二半导体芯片2来设定。其结果是，例如在第二半导体芯片2的端面和针头4之间毛细管力起作用，从而上述攀移12将变得更加容易发生。