[发明专利]半导体制造方法

说明书

技术领域

本方法涉及半导体存储器。更具体而言，所公开的方法涉及制造半导体存储器的方法。

背景技术

静态随机存取存储器（“SRAM”）包括多个成行成列设置从而形成阵列的单元。传统的SRAM单元包括多个与位线和字线连接的晶体管，位线和字线用于读取一个比特的数据并将一个比特的数据写入存储器单元。随着SRAM单元尺寸的不断减小，通常为了降低器件的功率消耗而降低电源电压VCC。虽然降低电源电压减少了读电流的量，但是却导致漏电流相对于读电流变大了。漏电流相比于读电流增加的情况导致难以准确地从存储器单元读取数据，而且还降低了从位单元读取数据的速度或将数据写入位单元的速度。

发明内容

为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种存储器位单元，包括：锁存器；写端口，与所述锁存器相连接，包括具有第一阈值电压的第一组器件，和具有第二阈值电压的第二组器件，所述第二阈值电压大于所述第一阈值电压；以及读端口，与所述锁存器相连接，包括具有第三阈值电压的第三组器件，所述第三阈值电压小于所述第一阈值电压。

在该存储器位单元中，所述第一组器件具有第一栅极长度，所述第二组器件具有第二栅极长度，所述第二栅极长度比所述第一栅极长度长，并且所述第三组器件具有第三栅极长度，所述第三栅极长度比所述第一栅极长度短。

在该存储器位单元中，所述第一组器件形成在第一类型的第一阱中，所述第二组器件形成在第一类型的第二阱中，并且所述第三组器件形成在第一类型的第三阱中，并且第四组器件形成在第二类型的第一阱中。

在该存储器位单元中，所述第一类型的第一阱具有第一掺杂浓度，所述第一类型的第二阱具有不同于所述第一掺杂浓度的第二掺杂浓度，并且所述第一类型的第三阱具有不同于所述第一掺杂浓度和所述第二掺杂浓度的第三掺杂浓度。

在该存储器位单元中，所述第一类型的第一阱设置为直接邻近所述第二类型的第一阱，并且所述第一类型的第二阱设置在所述第二类型的第一阱和所述第一类型的第三阱之间。

在该存储器位单元中，所述第一组器件、所述第二组器件、和所述第三组器件的栅极电介质厚度相同。

在该存储器位单元中，所述第一类型的第一阱和所述第一类型的第二阱具有第一掺杂浓度，并且所述第一类型的第三阱具有不同于所述第一掺杂浓度的第二掺杂浓度。

在该存储器位单元中，所述第一组器件，所述第二组器件，和所述第三组器件的栅极电介质厚度相同，所述第四组器件的栅极电介质厚度与所述第一组器件、所述第二组器件、和所述第三组器件的栅极电介质厚度不同。

根据本发明的另一方面，提供了一种制造半导体存储器的方法，包括：在半导体衬底中形成存储器位单元的第一组器件，所述第一组器件具有第一阈值电压；在所述半导体衬底中形成所述存储器位单元的第二组器件，所述第二组器件具有大于所述第一阈值电压的第二阈值电压；在所述半导体衬底中形成所述存储器位单元的第三组器件，所述第三组器件具有小于所述第一阈值电压的第三阈值电压；以及在所述半导体衬底中形成所述存储器位单元的第四组器件，所述第四组器件具有第四阈值电压。

在该方法中，形成所述第一组器件包括：掺杂所述半导体衬底，从而产生第一类型的第一阱；形成所述第二组器件包括：掺杂所述半导体衬底，从而产生第一类型的第二阱；形成所述第三组器件包括：掺杂所述半导体衬底，从而产生第一类型的第三阱；形成所述第四组器件包括：掺杂所述半导体衬底，从而产生第二类型的第一阱。

在该方法中，形成所述第一组器件包括：在所述第一类型的第一阱的上方沉积具有第一厚度的栅极电介质；形成所述第二组器件包括：在所述第一类型的第二阱的上方沉积所述具有第一厚度的栅极电介质；形成所述第三组器件包括：在所述第一类型的第三阱的上方沉积所述具有第一厚度的栅极电介质；并且形成所述第四组器件包括：沉积具有第二厚度的栅极电介质，所述第二厚度不同于所述第一厚度。

在该方法中，形成所述第一组器件包括：将设置在所述半导体衬底上方的导电材料图案化，从而提供具有第一长度的栅电极；形成所述第二组器件包括：将所述导电材料图案化，从而提供具有第二长度的栅电极，所述第二长度大于所述第一长度；并且形成所述第三组器件包括：将所述导电材料图案化，从而提供具有第三长度的栅电极，所述第三长度小于所述第一长度。

在该方法中，所述第一组器件和所述第二组器件形成写端口，所述第三组器件形成读端口。