[发明专利]具有异质栅介质的隧穿晶体管及其形成方法

说明书

技术领域

本发明涉及半导体设计及制造技术领域，特别涉及一种具有异质栅介质的隧穿晶体管及其形成方法。

背景技术

对于MOSFET(金属氧化物半导体场效应晶体管)集成电路，关态泄露电流随着集成电路尺寸的缩小而迅速上升，为降低泄露电流，从而进一步降低器件的功耗与MOSFET具有不同工作原理的隧穿场效应晶体管(TFET)得到了广泛的应用。隧穿晶体管的沟道区电流由两部分组成，在靠近源区的一端通过带带隧穿产生电流，随后在栅控的反型沟道中通过漂移扩散机制到达漏区，所以隧穿晶体管的沟道电阻实际上是由沟道区靠近源区的和靠近漏区的两部分电阻串联而成的。现有的隧穿晶体管器件中的栅对沟道区的控制，很难实现既可以增大隧穿电流，又可以提高沟道区电子迁移率。

另外，TFET器件具有双极导电特性这种特有现象，即当栅电压为正电压和负电压时器件均能开启。当栅电压为正时，沟道中载流子为电子，当栅电压为负时，沟道中载流子为空穴。双极导电性会引起TFET器件的关态电流上升，削弱了TFET器件低功耗的优势。通常抑制双极导电性的方法是降低漏区的掺杂浓度，但这样会增大导通电阻，减小驱动电流。

因此，需要一种隧穿晶体管，能够针对沟道区两部分电阻的特点进行优化控制，以增强栅对沟道区的控制能力，提高隧穿晶体管器件的驱动性能，并抑制双极导电性，减小关态电流。

发明内容

本发明的目的旨在至少解决上述技术缺陷之一，特别是解决现有的隧穿晶体管器件的栅不能针对沟道区两部分电阻的特点进行优化控制，以及隧穿晶体管器件的双极导电性问题。

为达到上述目的，本发明一方面提供一种具有异质栅介质的隧穿晶体管，包括：衬底；形成在所述衬底中的沟道区；形成在所述衬底中、所述沟道区两侧的源区和漏区，所述源区为第一类型重掺杂，所述漏区为第二类型重掺杂；和形成在所述衬底上的栅堆叠，所述栅堆叠包括位于所述沟道区上的栅介质层和位于所述栅介质层上的栅极，所述栅介质层包括靠近所述源区的第一段栅介质、靠近所述漏区的第三段栅介质以及位于所述第一段栅介质和第三段栅介质之间的第二段栅介质，所述第二段栅介质的材料为不同于所述第一段栅介质和第三段栅介质的材料。

其中，靠近源区的第一段栅介质通过对沟道区引入局部应力，改变隧穿有效质量，增大隧穿概率，提高隧穿电流；位于中间的第二段栅介质通过选择与沟道区材料结合性好的材料，优选的，还包括可以对沟道区引入局部应力的材料，减少界面态带来的散射，提高电子迁移率；第三段栅介质通过改变栅对漏端沟道的控制能力，改变该区域的能带形状，抑制短沟道效应，即通过改变隧穿态密度以减小漏端产生的双极电流。

在本发明的一个实施例中，所述衬底为Si衬底，所述第一段栅介质和第三段栅介质的材料为高介电常数材料，所述第二段栅介质的材料为SiO₂或Si₃N₄。第二段栅介质材料如果是SiO2，通过减少界面态以提高电子迁移率；第二段栅介质材料如果是Si₃N₄，通过对沟道区引入局部应力以改善电子迁移率。

在本发明的一个实施例中，所述衬底为Ge衬底，所述第一段栅介质和第三段栅介质的材料为高介电常数材料，所述第二段栅介质的材料为Al₂O₃或SiO₂。

在本发明的一个实施例中，所述第一段栅介质和第三段栅介质的材料相同，且所述第一段栅介质或第三段栅介质可以延伸至所述第二段栅介质的顶部。即从简化工艺，降低成本的角度考虑，第一段栅介质和第三段栅介质可以同时形成，且形成在第二段栅介质的顶部的第一段或第三段栅介质可以不必去除。

在本发明的一个实施例中，所述栅堆叠两侧形成有侧墙。

本发明另一方面还提供一种具有异质栅介质的隧穿晶体管的形成方法，包括以下步骤：提供衬底；在所述衬底上形成牺牲栅介质层，在所述牺牲栅介质层上形成牺牲栅，所述牺牲栅覆盖的衬底区域为沟道区；在所述牺牲栅的侧壁形成侧墙；在所述沟道区两侧分别形成具有第一类型重掺杂的源区和具有第二类型重掺杂的漏区；去除所述牺牲栅；去除位于所述沟道区上的所述牺牲栅介质层；在所述沟道区上的中间部分形成第二段栅介质；在所述沟道区上靠近所述源区的部分以及靠近所述漏区的部分分别形成第一段栅介质和第三段栅介质，所述第二段栅介质的材料为不同于所述第一段栅介质和第三段栅介质的材料；在所述第一段、第二段、第三段栅介质上形成栅极。