[发明专利]具有水平准同轴电缆结构的隧穿晶体管及其形成方法

说明书

技术领域

本发明涉及半导体设计和制造技术领域，特别涉及一种具有水平准同轴电缆结构的隧穿晶体管及其形成方法。

背景技术

长期以来，为了获得更高的芯片密度、更快的工作速度以及更低的功耗。金属-氧化物-半导体场效应晶体管(MOSFET)的特征尺寸一直遵循着所谓的摩尔定律(Moore’s law)不断按比例缩小，其工作速度越来越快。当前已经进入到了纳米尺度的范围。然而，随之而来的一个严重的挑战是出现了短沟道效应，例如亚阈值电压下跌(Vt roll-off)、漏极引起势垒降低(DIBL)、源漏穿通(punch through)等现象，使得器件的关态泄漏电流显著增大，从而导致性能发生恶化。

当前，为了减小短沟道效应带来的负面影响，人们提出了各种各样的改进措施，其中尤为突出的是隧穿场效应晶体管(tunneling field effect transistor，TFET)。由于MOSFET器件处在亚阈值状态时，器件为弱反型，此时热电子发射为主要的导电机制，因此，在室温下MOSFET的亚阈值斜率受限于60mV/dec。相对于传统的MOSFET而言，一方面，因为隧穿场效应晶体管器件的有源区本质上为隧穿结，因此，隧穿场效应晶体管具有更弱的甚至没有短沟道效应；同时，隧穿场效应晶体管的主要电流机制为带-带隧穿(band-to-band tunneling)，在亚阈值区以及饱和区漏极电流与外加的栅源电压呈指数关系，因此隧穿场效应晶体管具有更低的亚阈值斜率，并且电流几乎不受温度的影响。

隧穿场效应晶体管的制备工艺与传统的互补型金属-氧化物-半导体场效应晶体管(CMOSFET)工艺相兼容。TFET晶体管的结构是基于金属-氧化物-半导体栅控的p-i-n二极管，如图1所示，为现有技术中一个典型的n型沟道TFET。具体地，N型沟道TFET包含一个P型掺杂的源区1000’和一个N型掺杂的漏区2000’，源区和漏区之间被一个沟道区3000’所隔离开，栅堆叠4000’包含一个位于沟道区上方的栅介质层和一个栅电极。

在TFET器件的关闭状态，即没有施加栅压时，源区1000’和漏区2000’之间形成的结为反向偏置的二极管，而由反向偏置二极管建立的势垒大于通常互补型MOSFET所建立的势垒，因此，这就导致了即使沟道长度非常短的时候TFET器件的亚阈值泄漏电流和直接隧穿电流大大降低。当对TFET的栅极施加电压，在场效应的作用下器件的沟道区3000’产生一个电子的通道，一旦沟道中的电子浓度发生简并，那么在源区1000’和沟道区3000’之间就会形成一个隧穿结，隧穿产生的隧穿电流通过这个隧穿结。从能带的角度来看，这种基于栅控P-I-N二极管结构的隧穿场效应晶体管是通过控制栅极电压来调节源区1000’和沟道区3000’之间所形成的PN结的隧道长度。

现有的水平隧穿的TFET器件的缺点在于：由于水平隧穿的截面积较小，导致驱动电流过小，影响TFET器件的驱动性能。

发明内容

本发明的目的旨在至少解决上述技术缺陷之一，特别是解决或避免出现TFET器件的上述缺点。

为达到上述目的，本发明一方面提出一种具有水平准同轴电缆结构的隧穿晶体管，包括：半导体衬底；形成在所述半导体衬底上的源区或漏区，其中，所述源区或漏区具有第一掺杂类型，所述半导体衬底上未形成所述源区或漏区的区域形成有绝缘层；半导体体区，所述半导体体区的第一部分包覆所述源区或漏区的第一部分表面形成沟道区，所述半导体体区的第二部分位于所述绝缘层上且具有第二掺杂类型，所述半导体体区的第二部分为漏区或源区；形成在所述沟道区上的栅结构，所述栅结构包覆所述沟道区。

在本发明的一个实施例中，所述源区或漏区为形成在所述半导体衬底上的半导体纳米线或纳米带。通过生长纳米线或纳米带形成的漏区或源区可以进一步在其上形成双栅或环栅(gate-all-around)结构，有利于增加栅对沟道区的控制能力，提高有效电场，增加隧穿概率。

在本发明的一个实施例中，所述源区或漏区的材料包括：Ge、SiGe、应变Si或者III-V族材料中的一种。这些半导体材料不仅可以形成异质结，而且禁带宽度小，有利于增大TFET的隧穿概率。

在本发明的一个实施例中，所述半导体体区为在所述源区或漏区的第一部分表面以及所述绝缘层上外延形成，从而可以使所述沟道区的厚度小于10nm，以有效地减小TFET的隧穿路径。