[发明专利]金属氧化半导体P-N 接面二极管及其制作方法

说明书

及其制作方法 

技术领域

本发明涉及一种金属氧化半导体P-N接面二极管及其制作方法；尤其是涉及以一制作方法以提供出一种较短的反向回复时间(t_RR)等特性的金属氧化半导体P-N接面二极管。 

背景技术

萧基二极管(Schottky Diode)为以电子作为载流子的单极性元件，因没有少数载流子复合的因素，其特性为速度快，且于加入较低的正向偏置电压(Forward Bias Voltage；V_f)时，便可有较大的顺向电流与较短的反向回复时间(Reverse Recovery Time；t_RR)，但若加入持续增加的反向偏压时，则会有较大的漏电流(与金属功函数及半导体掺杂浓度所造成的萧基能障(Schottky Barrier)有关)。而P-N二极管则为一种双载流子元件，传导电流量大，但元件的正向偏置电压一般较萧基二极管高，且因空穴载流子的作用使P-N二极管反应速度较慢，反向回复时间较长。 

为综合萧基二极管与P-N二极管的优点，一种栅式二极管的架构便被发展出来。该元件具有与萧基二极管相匹敌或更低的正向偏置电压，反向偏压漏电流的性能则接近P-N二极管，较萧基二极管为低。此外，该元件在高温的反向回复时间与萧基二极管相近，或略大。其元件的界面可耐受温度则较萧基二极管更高，在元件的可靠度上为较萧基二极管优良。 

关于栅式二极管，其代表性前案可参阅美国专利第6624030号(专利名称：Method of fabricating power rectifier device having a laterally graded P-N junction for a channel region)中所揭露的元件结构与技术；并请参阅如图1a至图11所示的主要制作工艺步骤。 

首先，如图1a所示，提供基板20(N⁺型)与已长好的外延层(Epitaxial Layer，N-型)22，并于其上成长一氧化层(Field Oxide)50。而接着在图1b中，利用光致抗蚀剂层(Photoresist)52进行光刻制作工艺(lithography)及蚀刻制作 工艺(etching)，以移除部分的氧化层50，并进行离子注入层的第一次硼离子(B+)注入(Boron Implantation)。接着在图1c中，于移除光致抗蚀剂层52后，对离子注入层的硼离子进行热驱入(Boron Thermal Drive-In)以形成环形边缘的P-型层28与中心导接的P-型层30，然后进行离子注入层二氟化硼的第二次离子(BF2，二氟化硼)注入。而在图1d和图1e中，利用光致抗蚀剂层54进行第二次光刻制作工艺及蚀刻制作工艺，以移除所露出的部分氧化层50。 

其次在图1f中，在移除光致抗蚀剂层54后，再接着依序成长出栅极氧化层(Gate Oxide)56、多晶硅层(Polysilicon Layer)58与绝缘的氮化硅层(Silicon Nitride)60，并进行砷离子(As+)注入。接着在图1g中，先在其整体外表形成出化学气相沉积的氧化层(CVD Oxide)62，并于其上形成出如图所示的具有栅极图案的光致抗蚀剂层64。接着在图1h中，利用湿式蚀刻的方式对化学气相沉积的氧化层62进行蚀刻，而形成出所示的结果。而接着在图1i中，利用干式蚀刻的方式进行蚀刻，以移除所露出的部分氮化硅层60，并再接着进行离子注入层的第三次硼离子(B+)注入，以形成通道区域(channel region)的P型层66。 

其次在图1j中，于移除光致抗蚀剂层64后，再进行离子注入层的第四次硼离子(B+)注入，以形成侧面包覆(lateral graded pockets)的P型层36。接着在图1k中，利用湿式蚀刻的方式进行蚀刻，以移除所余的氧化层62，并再利用干式蚀刻的方式进行蚀刻，以移除所露出的部分多晶硅层58。最后，在图11中，利用湿式蚀刻的方式进行蚀刻，以移除所余的氮化硅层60，并再进行砷离子(As+)注入，以形成源极/漏极的N型掺杂区域(N-doped source/drain regions)24，从而完成元件的制作工艺部分；而后续则依序进行金属镀制、光刻与蚀刻等相关制作工艺，以完成晶片的前端制作工艺。 

以上述制作工艺所完成的栅式二极管相较于萧基二极管有较低的反向偏压漏电流、相接近的正向偏置电压以及有较高的界面耐受温度，并且测试结果具有较佳的可靠度，但其反向回复时间于室温之下则较萧基二极管来得高，从而使得其元件性能下降。 

发明内容