[发明专利]半导体ESD电路和方法

权利要求书

1.一种在第一节点和第二节点之间提供保护的静电放电（ESD）电路，所述ESD电路包括：

第一MOS器件，具有耦接到所述第一节点的第一源极/漏极以及耦接到中间节点的第二源极/漏极；

第一电容器，耦接在所述第一MOS器件的栅极和所述第一节点之间；

第一电阻器，耦接在所述第一MOS器件的栅极和所述中间节点之间；

第二MOS器件，具有耦接到所述中间节点的第一源极/漏极和耦合到所述第二节点的第二源极/漏极；

第二电容器，耦接在所述第二MOS器件的栅极和所述第一节点之间；以及

第二电阻器，耦接在所述第二MOS器件的栅极和所述第二节点之间。

2.根据权利要求1所述的ESD电路，其中：

所述第一电容器包括第一电容；以及

所述第二电容器包括第二电容的两个电容器的串联组合。

3.根据权利要求1所述的ESD电路，其中所述第一电容器和所述第一电阻器的RC时间常数介于约10 ns和1000 ns之间。

4.根据权利要求1所述的ESD电路，其中所述第一MOS器件和所述第二MOS器件包括低电压NMOS器件。

5.根据权利要求1所述的ESD电路，其中所述第一MOS器件和所述第二MOS器件包括分离地布局的器件，使得ESD电流主要流过所述第一MOS器件的沟道和所述第二MOS器件的沟道。

6.根据权利要求1所述的ESD电路，其中所述第一MOS器件的第二源极/漏极和所述第二MOS器件的第一源极/漏极包括第一公共源极/漏极区并且形成第一堆叠的器件单元，使得ESD电流主要流过耦接在所述第一MOS器件的第一和第二源极/漏极之间的第一寄生双极型器件以及流过耦接在所述第二MOS器件的第一源极/漏极区和所述第二MOS器件的第二源极/漏极区之间的第二寄生双极型器件。

7.根据权利要求6所述的ESD电路，进一步包括：第二堆叠的器件单元，被安置为与所述第一堆叠的器件单元相邻，使得所述第一堆叠的器件单元的所述第二MOS器件的第二源极/漏极和所述第二堆叠的器件单元的所述第二MOS器件的第二源极/漏极形成第二公共源极/漏极区，使得ESD电流进一步流过耦接在所述第一堆叠的器件单元和第二堆叠的器件单元的所述第一MOS器件的第一源极/漏极区与所述第二公共源极/漏极区之间的第三寄生双极型器件。

8.根据权利要求6所述的ESD电路，其中所述第一堆叠的器件单元的所述第一公共源极/漏极区的至少一部分不具有安置在其上的硅化物。

9.一种半导体电路，包括：

安置在第一半导体类型的半导体本体内的ESD器件区；

第二半导体类型的第一源极/漏极区，所述第二半导体类型与所述第一半导体类型相反；

第一栅极区，被安置为与所述第一源极/漏极区相邻；

所述第二半导体类型的第二源极/漏极区，被安置为与所述第一栅极区相邻，所述第一源极/漏极区、第二源极/漏极区和第一栅极区形成与所述ESD器件区一起安置的第一MOS器件；

所述第二半导体类型的第三源极/漏极区，耦接到所述第二源极/漏极区；

第二栅极区，被安置为与所述第三源极/漏极区相邻；

所述第二半导体类型的第四源极/漏极区，被安置为与所述第二栅极区相邻，所述第三源极/漏极区、第四源极/漏极区和第二栅极区形成安置在所述ESD器件区内的第二MOS器件；

第一电容器，耦接在所述第一源极/漏极区和所述第一栅极区之间；

第一电阻器，耦接在所述第一栅极区和所述第二源极/漏极区之间；

第二电容器，耦接在所述第一源极/漏极区和所述第二栅极区之间；以及

第二电阻器，耦接在所述第二栅极区和第四源极/漏极区之间。

10.根据权利要求9所述的半导体电路，其中第一、第二、第三和第四源极/漏极区覆盖有硅化物。

11.根据权利要求9所述的半导体电路，其中第一、第二、第三和第四源极/漏极区每个均包括未覆盖有硅化物的部分。

12.根据权利要求9所述的半导体电路，其中：

所述第一半导体类型是p型；

所述第二半导体类型是n型；以及

第一和第二MOS器件包括NMOS器件。