[发明专利]通过N型半导体局部表面能级解钉扎优化金半接触结构的方法

说明书

技术领域

本发明属于微电子技术领域，具体涉及一种通过N型硅或锗半导体局部表面费米能级解钉扎优化金半接触结构的方法。

背景技术

1995年，Van Duyne研究组首次提出了纳米球刻蚀技术（Nanosphere lithography），将尺寸均匀的聚苯乙烯纳米球悬浊液滴在衬底上，形成单层或双层紧密排列的纳米球层，利用该层作为掩膜，进行后续金属淀积，可以形成规律排列的金属颗粒，然后用丙酮超声的方法可以很容易地去除纳米球层。整个过程不需要光刻处理，因此是一种非常实用的自对准工艺方法。另外，对于单层排列的纳米球，其原有尺寸可以通过后续的O₂等离子刻蚀方法加以控制，进一步获得更多的掩模图形，因而使得纳米球刻蚀技术变得更加实用。用于纳米球刻蚀法的纳米球主要为聚苯乙烯（Polystyrene,PS）材料，而PS微球的制备技术也在迅速发展当中，比较成熟的方法有乳液聚合法、无皂乳液局核发、悬浮聚合法和分散聚合法，已可以制备出粒径范围在0.1um~1000um的PS微球。

众所周知，对于半导体而言，其表面往往存在着相当严重的费米能级钉扎效应，由于费米能级钉扎位置往往距离半导体的导带较远，因而一般的金半接触往往对于电子有着较高的势垒。通过在金半接触之间插入超薄的介质层是一种非常实用的费米能级解钉扎方法，一方面介质层的形成过程可以有效钝化半导体表面，降低界面态浓度，另一方面介质层的阻挡作用也可以有效抑制金属诱导能隙态的产生，这两方面都可以有效地降低费米能级的钉扎效应。而且，超薄的介质层一般只产生较小的附加电阻，对电路性能影响较小。通过掩膜的方法对半导体衬底进行选择性地局部解钉扎，从而实现高、低势垒在金半接触表面的并联分布，是一种有效的优化金半接触的方法。在正向偏压下，该种金半接触的工作电流主要经由解钉扎区域流通，因而可以保证较高的工作电流，而在反向偏压下，钉扎区耗尽层的扩展将在解钉扎区域形成另一个较高的势垒，从而降低该区域的漏电流。因此这种通过局部解钉扎优化的金半接触可以获得接近低势垒金半接触的工作电流，以及接近高势垒金半接触的漏电流。 

将PS微球掩膜和半导体表面能级局部解钉扎的方法相结合，既可以达到工艺自对准、节省工艺步骤的优势，又可以获得高工作电流、低漏电流的金半接触。同时，由于未解钉扎区域在RIE刻蚀衬底产生的凹坑里，这对于耗尽层向低势垒区域的扩展更有益处，从而可以获得更低的漏电流。

发明内容

本发明的目的在于提出一种通过自对准刻蚀方法实现半导体表面局部解钉扎，进而获得高工作电流、低漏电流的优化金半接触结构的方法。  

本发明提出的优化金半接触结构的方法，是利用PS微球作为掩膜，利用超薄介质层实现半导体表面的局部解钉扎，得到金半接触结构，整个工艺步骤具有自对准的特点，另外，局部解钉扎的半导体表面可以实现高低势垒规律分布的金半接触，具有高工作电流、低漏电流的性能优势。

本发明提出的优化金半接触（叠层接触）结构的方法，具体步骤为：

1、将PS微球通过超声振荡均匀分散于乙醇溶液中；

2、通过旋涂法在经清洁处理的半导体衬底（例如Si）表面形成紧密排列的PS微球单层膜；

3、利用氧等离子体反应离子刻蚀（RIE）技术对PS微球进行刻蚀，使PS微球的直径缩减，达到预期的直径后，停止刻蚀；此时，PS微球在衬底表面已经不再是紧密排列，而是变成相互间有一定间隙的微球阵列； 

4、以PS微球整列作为掩模，利用CF₄+Ar等离子体RIE技术对衬底材料进行刻蚀；

5、利用PVD技术大面积淀积较低功函数的金属作为电极；

6、通过在丙酮溶液中超声振荡去除衬底表面的PS微球，烘干并退火，形成稳定的金属半导体接触； 

7、利用合适的超薄介质层生成技术在半导体表面生成具有解钉扎效果的超薄介质层，此时金属表面亦有超薄介质层出现；

8、利用PVD技术大面积淀积与步骤5中所述相同的低功函数金属，不再进行退火处理。 

本发明方法中，步骤1采用的PS微球直径为0.1~1um。

本发明方法中，步骤2所述的半导体为硅、锗等表面费米能级钉扎位置远离导带的半导体材料。 

本发明方法中，步骤4衬底刻蚀深度为0.1~2um。

本发明方法中，步骤5淀积的金属可以选择Al、Mg、Yb等功函数较小的金属，金属层厚度与刻蚀深度保持一致。

本发明方法中，步骤6采用的退火温度650--750℃，退火时间50--70s；