[发明专利]存储器接口电路、存储器接口方法和电子设备

说明书

技术领域

本发明涉及存储器接口电路、存储器接口方法和电子设备。

背景技术

DDR-SDRAM是一种在时钟的上升沿和下降沿都输出数据的存储器。DDR-SDRAM输出读数据信号以及与该读数据信号同步的数据选通(strobe)信号。作为数据传送的请求源的存储器接口电路涉及用于精确地检索该读数据信号的数据选通信号的上升沿和下降沿。

当开始数据的读取时，用于发送数据选通信号的数据选通线在数据未从DDR-SDRAM输出的时段期间处于高阻抗状态。在数据读取命令被输入之后，数据选通线在数据从存储器被输出之前的一个周期被设为低电平。这样的低电平时段被称为前导(preamble)时段。

延迟电路被用来将数据选通信号划分为具有不同延迟宽度的多个数据选通信号。这获得了具有不同输入定时的多个数据选通信号。L时段检测电路对由延迟电路进行了不同延迟的数据选通信号的相位进行辨别。此外，当数据选通信号具有低电平达一个周期时段时，L时段检测电路将该低电平时段检测作为前导时段。日本早期公开专利公报No.2008-293279描述了这样的用于检测数据选通信号的前导时段的技术。

如果内部电路在数据选通信号具有高阻抗时检索到读数据信号，则内部电路可能误操作。

发明内容

本申请提供了能够从存储器稳定地读取数据的存储器接口电路。

根据一个方面，一种存储器接口电路包括门控电路，该门控电路根据数据读取命令来开始检测数据选通信号的逻辑电平。钳位电路在数据读取命令被发出之后将数据选通信号钳位到第一逻辑电平。检测电路根据数据读取命令来检测被存储器驱动的数据选通信号的逻辑电平。

本发明的另外的目的和优点的一部分将在下面的描述中进行阐述，并且一部分将从该描述中清楚或者可通过实施本发明而得知。本发明的目的和优点将借助于特别是在所附权利要求中指出的元件和组合来实现和获得。

将明白，前面的一般性描述和下面的详细描述是示例性的和说明性的，并且不是对要求保护的发明的限制。

附图说明

可以通过参考下面对当前的优选实施例的描述以及附图来最好地理解本发明及其目的和优点，在附图中：

图1是图示出包括数据选通信号检测电路的电子设备的框图；

图2是第一实施例中的数据选通信号检测电路的框图；

图3是作为钳位电路的第一示例的钳位电路11a的电路图；

图4是作为钳位电路的第二示例的钳位电路11b的电路图；

图5是作为钳位电路的第三示例的钳位电路11c的电路图；

图6是图示出第一实施例中的存储器接口电路的操作的时序图；

图7是第二实施例中的数据选通信号检测电路的框图；

图8是电平检测确定电路的框图；

图9是图示出电平检测确定电路的操作的时序图；以及

图10是图示出第二实施例中的存储器接口电路的操作的时序图。

具体实施方式

图1是包括数据选通信号检测电路1的电子设备100的框图。该电子设备100包括控制器200、存储器接口电路300和DDR-SDRAM 400。存储器接口电路300通过多条控制线ContL被耦接到控制器200。控制线ContL之一是指示数据的读取的读使能线RENL。存储器接口电路300根据从控制器200输出的多个控制信号Cont来控制DDR-SDRAM 400。控制信号Cont之一是用作数据读取命令的读使能信号REN。当存储器接口电路300从控制器200接收到读使能信号REN时，存储器接口电路300向DDR-SDRAM 400发送数据读取信号(未示出)。DDR-SDRAM 400响应于该数据读取信号开始读取数据。