“加藤好治”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果8个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件及分压器-CN201210274218.7有效
发明人：小寺一史;加藤好治 -专利权人：富士通半导体股份有限公司
申请日： 2012-08-03 - 公布日： 2013-02-13 - 主分类号： H01L27/02 文献下载
摘要：本申请涉及一种半导体器件及分压器，所述半导体器件包括第一和第二电阻器（R1、R2）。所述第一电阻器形成在第一衬底区（31）中并耦接在第一节点（21）与输出节点（N1）之间。所述第二电阻器形成在第二衬底区（32）中并耦接在所述输出节点（N1）与第二节点（22）之间。所述第一衬底区（31）耦接至具有第一电压（Vin）的所述第一节点（21）。所述第二节点具有第二电压（Vs）。所述第二衬底区（32）耦接至设置于所述第一电阻器中的分压节点（Nd）。本申请的半导体器件抑制了多个电阻器中的电阻值变化率差异。
半导体器件分压器

[发明专利]存储器接口电路、存储器接口方法和电子设备-CN201110402723.0有效
发明人： 加藤好治 -专利权人：富士通半导体股份有限公司
申请日： 2011-11-30 - 公布日： 2012-07-18 - 主分类号： G11C7/10 文献下载
摘要：本发明公开了存储器接口电路、存储器接口方法和电子设备。存储器接口电路包括门控电路，该门控电路根据数据读取命令来开始检测数据选通信号的逻辑电平。钳位电路在数据读取命令被发出之后将数据选通信号钳位到第一逻辑电平。检测电路根据数据读取命令来检测被存储器驱动的数据选通信号的逻辑电平。
存储器接口电路方法电子设备

[发明专利]半导体存储器件-CN200610008869.6无效
发明人： 加藤好治;小村一史;川本悟 -专利权人：富士通株式会社
申请日： 2003-03-12 - 公布日： 2006-08-23 - 主分类号： G11C7/08 文献下载
摘要：提供一种具有用于提供电能的驱动器晶体管的半导体存储器件，其可以在非激活过程中减少泄漏电流，并且在激活过程中保证用于读出放大器的足够供电能力。栅极宽度被与位线方向相垂直地提供在每两个位线对间距处，并且电源电压VDD和参考电压VSS被馈送到PMOS晶体管SP0、SP0至SP3、SP3以及NMOS晶体管SN0、SN0至SN3、SN3。在驱动器专用MOS晶体管P1、P2和NMOS晶体管N1、N2中，以两个位线对间距为最大值而调节栅极宽度，并且使用调节区ΔL来调节栅极长度，从而可以获得对于保证足够的电流提供能力和减小拖尾电流这种互为相反的特性获得在适当调节状态下的驱动器专用MOS晶体管P1、P2、N1和N2。
半导体存储器件

[发明专利]半导体集成电路装置及半导体集成电路装置的控制方法-CN03824369.5有效
发明人： 加藤好治 -专利权人：富士通株式会社
申请日： 2003-03-31 - 公布日： 2005-10-26 - 主分类号： H01L27/04 文献下载
摘要：本发明目的在于提供一种半导体集成电路装置及其控制方法，使得可抑制封装的总端子数的增加并可在封装状态下读出安装芯片的芯片固有信息，并且使芯片固有信息读出所必需的电路的面积与以往相比得到削减。在本发明中，输入脉冲信号外部端子与输出芯片固有信息的外部端子使用的是同一端子。此外，在通常操作模式时提供所需电源的外部端子，和信息读出模式时读出芯片固有信息的外部端子是共用的。由此抑制了外部端子数的增加。此外，在功能电路与比较判断部之间共用计数器部。由此，可以抑制芯片面积的增大。
半导体集成电路装置控制方法

[发明专利]半导体存储器件-CN03120084.2无效
发明人： 加藤好治;小村一史;川本悟 -专利权人：富士通株式会社
申请日： 2003-03-12 - 公布日： 2003-12-17 - 主分类号： H01L27/105 文献下载
摘要：提供一种具有用于提供电能的驱动器晶体管的半导体存储器件，其可以在非激活过程中减少泄漏电流，并且在激活过程中保证用于读出放大器的足够供电能力。栅极宽度被与位线方向相垂直地提供在每两个位线对间距处，并且电源电压VDD和参考电压VSS被馈送到PMOS晶体管SP0、SP0_至SP3、SP3_以及NMOS晶体管SN0、SN0_至SN3、SN3_。在驱动器专用MOS晶体管P1、P2和NMOS晶体管N1、N2中，以两个位线对间距为最大值而调节栅极宽度，并且使用调节区ΔL来调节栅极长度，从而可以获得对于保证足够的电流提供能力和减小拖尾电流这种互为相反的特性获得在适当调节状态下的驱动器专用MOS晶体管P1、P2、N1和N2。
半导体存储器件

[发明专利]半导体器件的控制方法以及半导体器件-CN03101511.5有效
发明人： 加藤好治;川本悟 -专利权人：富士通株式会社
申请日： 2003-01-16 - 公布日： 2003-10-22 - 主分类号： G11C7/00 文献下载
摘要：在此一种提供半导体存储器件的控制方法以及半导体器件，其能够在连续数据存取操作之后缩短预充电操作时间，而不造成存储单元的恢复电压的下降以及启动数据存取时间的延迟。一条被激活的字线WL0被在位线对(BL0和/BL0、...、BLN和/BLN)被差分放大到全幅度电压电平之后的时刻与列选择线CL0、...、CLN被选择的时刻之间的适当时序所释放。也就是说，用于字线的释放时序τA可以被嵌入在连续数据存取操作的一个周期中。预充电操作可以在作为读出放大器的释放时间τAB和位线对的均衡时间τC之和的时间内结束。从而，可以缩短预充电周期。
半导体器件控制方法以及

[发明专利]半导体存储器的数据存取方法以及半导体存储器-CN02150534.9无效
发明人： 加藤好治 -专利权人：富士通株式会社
申请日： 2002-11-12 - 公布日： 2003-07-09 - 主分类号： G11C11/403 文献下载
摘要：在进行独立于外部存取操作的刷新操作的情形中，给出了半导体存储器的数据存取方法和半导体存储器，其中设置了适合于外部存取操作和刷新操作中每一个的时间。当时间测定启动信号“SIN”进入路径开关装置时，该路径开关装置与受外部存取操作启动信号REQ(O)和内部存取操作启动请求信号REQ(I)控制的第一定时电路或第二定时电路连通。第一和第二定时部分都测定时间“τO”和时间“τI”以输出时间测定终止信号“SOUT”。测量时间“τO”相当于执行外部存取操作时位线对的微分放大时间，而测量时间“τI”相当于执行刷新操作时的微分放大时间。作为选择，测量时间“τO”还可以如此设置为受读/写操作的改变。因而，每个操作模式都可设置合适的放大时间。
半导体存储器数据存取方法以及

[发明专利]存储器件及其内部控制方法-CN02150267.6有效
发明人：池田绅一郎;加藤好治 -专利权人：富士通株式会社
申请日： 2002-11-07 - 公布日： 2003-05-14 - 主分类号： G06F12/06 文献下载
摘要：保证访问效率并降低电流消耗的存储器件。存储器件包含根据第一地址和第二地址排列的多个存储器单元，所述第一地址和第二地址定义了指示存储器件逻辑形状的逻辑地址映射。地址映射改变单元与存储器阵列实际相连，并且接收用于生成第一地址的第一地址信号和用于生成第二地址的第二地址信号。地址映射改变单元能够通过部分改变第一地址信号和第二地址信号中的一个来改变逻辑地址映射。
存储器件及其内部控制方法

1
共 8 条