[发明专利]半导体装置的数据输出电路

说明书

相关申请的交叉引用

本申请要求2011年3月31日向韩国知识产权局提交的韩国申请号为10-2011-0029685的优先权，其全部内容通过引用合并于此。

技术领域

本发明总体而言涉及一种半导体集成电路，具体而言涉及一种半导体装置的数据输出电路。

背景技术

通常，半导体装置被配置成储存数据并输出所储存的数据。此外，半导体装置被配置成在从外部接收时钟时储存数据并输出所储存的数据。

具体地，半导体装置被配置成与时钟同步地从外部接收数据，以及与时钟同步地向外部输出所储存的数据。

发明内容

本发明描述的是一种能输出正常数据的半导体装置的数据输出电路。

在本发明的一个实施例中，一种半导体装置的数据输出电路包括：时钟歪斜补偿中继器，被配置成在输出使能信号的使能时间段期间响应于歪斜补偿码而将时钟延迟，并输出数据同步时钟；失配补偿驱动器，被配置成通过根据失配补偿码来控制内部数据的上升沿或下降沿而将内部数据与数据同步时钟同步并输出与数据同步时钟同步的内部数据；以及数据输出驱动器，被配置成响应于失配补偿驱动器的输出来产生输出数据。

在本发明的一个实施例中，一种半导体装置的数据输出电路包括：时钟歪斜补偿中继器组，被配置成在输出使能信号的使能时间段期间响应于上升歪斜补偿码而将上升时钟延迟并输出上升数据同步时钟，以及响应于下降歪斜补偿码而将下降时钟延迟并输出下降数据同步时钟；失配补偿驱动器控制单元，被配置成将上升内部数据和下降内部数据与上升数据同步时钟和下降数据同步时钟同步，响应于失配补偿码来确定上拉驱动能力和下拉驱动能力，利用所确定的上拉驱动能力和下拉驱动能力来驱动被同步的数据，以及输出上拉数据和下拉数据；以及数据输出驱动器，被配置成响应于上拉数据和下拉数据来输出数据。

在本发明的一个实施例中，一种半导体装置的数据输出电路包括：第一时钟歪斜补偿中继器，所述第一时钟歪斜补偿中继器具有用于接收上升时钟并将其传送至第一驱动器的第一传输线，且被配置成响应于上升歪斜补偿码来增加或减少第一传输线的电容，所述第一驱动器被配置成将经由第一传输线传送的上升时钟输出作为上升数据同步时钟；第二时钟歪斜补偿中继器，所述第二时钟歪斜补偿中继器具有用于接收下降时钟并将其传送至第二驱动器的第二传输线，且被配置成响应于下降歪斜补偿码来增加或减少第二传输线的电容，所述第二驱动器被配置成将经由第二传输线传送的下降时钟输出作为下降数据同步时钟；失配补偿驱动器控制单元，被配置成与上升数据同步时钟和下降数据同步时钟同步地输出上升内部数据和下降内部数据；以及数据输出驱动器，被配置成响应于失配补偿驱动器控制单元的输出来产生输出数据。

在本发明的一个实施例中，一种半导体装置的数据输出电路包括：时钟歪斜补偿中继器组，被配置成接收上升时钟和下降时钟并输出上升数据同步时钟和下降数据同步时钟；失配补偿驱动器控制单元，被配置成分别将上升内部数据和下降内部数据与上升数据同步时钟和下降数据同步时钟同步，并且用根据失配补偿码的驱动能力来驱动和输出被同步的数据；以及数据输出驱动器，被配置成响应于失配补偿驱动器控制单元的输出来产生输出数据。

附图说明

结合附图描述本发明的特征、方面和实施例，其中：

图1是根据本发明实施例的半导体装置的数据输出电路的配置图；

图2是图1所示的时钟歪斜补偿中继器组的配置图；

图3是图2所示的时钟歪斜补偿中继器的延迟步进的码表；

图4是图1所示的失配补偿驱动器控制单元的配置图；

图5是图4所示的失配补偿驱动器的占空校正码表；以及

图6是熔丝信号发生单元的配置图。

具体实施方式

下面参照附图结合示例性实施例来描述根据本发明的半导体装置的数据输出电路。

参见图1，根据本发明实施例的半导体装置的数据输出电路包括时钟发生单元100、时钟歪斜(skew)补偿中继器组200、失配补偿驱动器控制单元300、以及数据输出驱动器400。

时钟发生单元100可以包括DLL(延迟锁定环)或PLL(锁相环)，并产生上升时钟RCLK和下降时钟FCLK。