[发明专利]半导体装置的数据输出电路

权利要求书

1.一种半导体装置的数据输出电路，包括：

时钟歪斜补偿中继器，所述时钟歪斜补偿中继器被配置成响应于歪斜补偿码来控制时钟的延迟量，并输出数据同步时钟；

失配补偿驱动器，所述失配补偿驱动器被配置成通过根据失配补偿码来控制内部数据的转变定时而将所述内部数据与所述数据同步时钟同步并且输出与所述数据同步时钟同步的所述内部数据；以及

数据输出驱动器，所述数据输出驱动器被配置成响应于所述失配补偿驱动器的输出来产生输出数据。

2.如权利要求1所述的数据输出电路，其中，所述歪斜补偿码和所述失配补偿码的码值根据测试信号或熔丝是否被切断来产生。

3.如权利要求1所述的数据输出电路，其中，所述时钟歪斜补偿中继器包括：

多个负载控制部，所述多个负载控制部被配置成响应于所述歪斜补偿码来控制传输线的负载；以及

驱动器，所述驱动器被配置成驱动经由所述传输线传送的信号，并输出所述数据同步时钟。

4.如权利要求3所述的数据输出电路，其中，所述多个负载控制部分别响应于所述歪斜补偿码来控制是否激活与所述传输线连接的电容器。

5.如权利要求1所述的数据输出电路，其中，所述失配补偿驱动器包括：

同步部，所述同步部被配置成与所述数据同步时钟同步地输出所述内部数据；以及

补偿驱动部，所述补偿驱动部被配置成用根据所述失配补偿码所确定的驱动能力来驱动所述同步部的输出。

6.如权利要求5所述的数据输出电路，其中，所述补偿驱动部响应于所述失配补偿码来确定上拉驱动能力和下拉驱动能力，并用所确定的上拉驱动能力和下拉驱动能力来输出所述同步部的输出。

7.一种半导体装置的数据输出电路，包括：

时钟歪斜补偿中继器组，所述时钟歪斜补偿中继器组被配置成响应于上升歪斜补偿码来延迟上升时钟并输出上升数据同步时钟，以及响应于下降歪斜补偿码来延迟下降时钟并输出下降数据同步时钟；

失配补偿驱动器控制单元，所述失配补偿驱动器控制单元被配置成将上升内部数据和下降内部数据与所述上升数据同步时钟和所述下降数据同步时钟同步，响应于失配补偿码来确定上拉驱动能力和下拉驱动能力，利用所确定的上拉驱动能力和下拉驱动能力来驱动被同步的数据，并输出上拉数据和下拉数据；以及

数据输出驱动器，所述数据输出驱动器被配置成响应于所述上拉数据和所述下拉数据来输出数据。

8.如权利要求7所述的数据输出电路，其中，所述时钟歪斜补偿中继器组包括：

第一时钟歪斜补偿中继器，所述第一时钟歪斜补偿中继器被配置成在输出使能信号的使能时间段期间响应于所述上升歪斜补偿码来延迟所述上升时钟并输出所述上升数据同步时钟；以及

第二时钟歪斜补偿中继器，所述第二时钟歪斜补偿器被配置成在所述输出使能信号的使能时间段期间响应于所述下降歪斜补偿码来延迟所述下降时钟并输出所述下降数据同步时钟。

9.如权利要求8所述的数据输出电路，其中，所述第一时钟歪斜补偿中继器包括：

节点电平控制部，所述节点电平控制部被配置成在所述输出使能信号的使能时间段期间响应于所述上升时钟来改变传输线的电压电平；

多个负载控制部，所述多个负载控制部被配置成响应于所述上升歪斜补偿码来增加或减少所述传输线的电容；以及

驱动器，所述驱动器被配置成驱动所述传输线的电压并输出所述上升数据同步时钟。

10.如权利要求9所述的数据输出电路，其中，当所述上升歪斜补偿码的码值增加时，所述多个负载控制部增加所述传输线的电容值。

11.如权利要求10所述的数据输出电路，其中，所述第二时钟歪斜补偿中继器包括：

节点电平控制部，所述节点电平控制部被配置成在所述输出使能信号的使能时间段期间响应于所述下降时钟来改变传输线的电压电平；

多个负载控制部，所述多个负载控制部被配置成响应于所述下降歪斜补偿码来增加或减少所述传输线的电容；以及

驱动器，所述驱动器被配置成驱动所述传输线的电压并输出所述下降数据同步时钟。

12.如权利要求11所述的数据输出电路，其中，当所述下降歪斜补偿码的码值增加时，所述多个负载控制部增加所述传输线的电容值。