[发明专利]数据处理电路及方法有效
| 申请号： | 200810176374.3 | 申请日： | 2008-11-25 |
| 公开（公告）号： | CN101630535A | 公开（公告）日： | 2010-01-20 |
| 发明（设计）人： | 黄世昌 | 申请（专利权）人： | 旺宏电子股份有限公司 |
| 主分类号： | G11C29/44 | 分类号： | G11C29/44 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 周国城 |
| 地址： | 台湾省新竹*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 数据处理 电路 方法 | ||
【说明书】：
技术领域
本发明是有关于一种数据处理电路及方法，且特别是有关于一种可以 降低硬件成本的存储器模块的数据处理电路及方法。
背景技术
存储器是应用于现今的多种数据储存的用途。请参照图1，其绘示传 统存储器的一例的示意图。存储器100包括多条字线WL、多条位线BL 以及多个存储单元区块，例如为第一存储单元区块110及第二存储单元区 块120。每一个存储单元区块包括多个存储单元，该多个存储单元是以阵 列形式排列，每一个存储单元包括一晶体管。此外，单一存储单元区块包 括多个Y型多任务器，每一个Y型多任务器均耦接至感测放大器(sense amplifier)130。
若存储器是一预编程存储器(pre-programmed memory)，则在存储器 送交至客户之前，须先将所预期的数据编程于存储器中。此时，若存储器 的操作区间不足，则存储器可能于对存储单元进行编程的过程中产生错 误。因此，存储器通常于制造出后会进行一边缘阈值电压测试(margin VT test)，以找出产生编程错误的行(column)存储单元，并利用修复(repair) 单元区块140内的行修复单元进行行修复(column repair)的动作，以取 代产生编程错误的行存储单元。然而，如此一来，存储器100必须准备额 外的修复单元区块140，使得存储器100的硬件成本上升。
发明内容
有鉴于此，本发明的主要目的在于提供一种数据处理电路及方法，且 特别是存储器模块的数据处理电路及方法，利用多位错误校正码以节省行 修改单元，使得存储器可利用容量增加，并降低存储器的硬件成本。
根据本发明的第一方面，提出一种存储器模块的数据处理电路，包括 一分页缓冲器(page buffer)、一第一特征群(syndrome)计算器及一第二 特征群计算器、一键方程式(key equation)装置、一Chien搜寻装置、一 地址计数器、一闩锁器、一切换装置以及一校正单元。分页缓冲器用以储 存一目标页数据。第一特征群计算器及一第二特征群计算器用以依据目标 页数据得到一第一特征群多项式及一第二特征群多项式，并分别储存目标 页数据为一第一字码(codeword)及一第二字码。键方程式装置用以依据 第一特征群多项式及第二特征群多项式得到一错误位置(errata locator)多 项式，并依据错误位置多项式、第一字码及第二字码得到一第一错误计数 (error count)及一第二错误计数。Chien搜寻装置用以依据错误位置多项 式得到一组参考码。地址计数器用以储存多个编程错误位的地址。闩锁器 耦接至地址计数器，并用以暂存该多个编程错误位的地址。切换装置耦接 至键方程式装置、闩锁器及分页缓冲器，用以依据该多个编程错误位的地 址、第一错误计数及第二错误计数，输出一读取页数据。校正单元用以依 据此组参考码校正读取页数据以得到一校正后的读取页数据。
根据本发明的第二方面，提出一种数据处理方法。从一存储单元阵列 读取并储存多个编程错误位的地址。依据目标页数据得到一第一特征群多 项式及一第二特征群多项式，并分别储存目标页数据为一第一字码及一第 二字码。依据第一特征群多项式及第二特征群多项式得到一错误位置多项 式，并依据错误位置多项式、第一字码及第二字码得到一第一错误计数及 一第二错误计数。依据错误位置多项式得到一组参考码。依据该多个编程 错误位的地址、第一错误计数及第二错误计数，输出一读取页数据。依据 此组参考码校正读取页数据以得到一校正后的读取页数据。
为让本发明的上述内容能更明显易懂，下文特举一较佳实施例，并配 合所附图式，作详细说明如下：
附图说明
图1绘示传统存储器的一例的示意图。
图2绘示依照本发明较佳实施例的存储器模块的数据处理电路的方块 图。
图3绘示依照本发明较佳实施例的第一错误计数及第二错误计数的部 份示意图。
图4绘示依照本发明较佳实施例的存储器模块的数据处理方法的流程 图。
【主要元件符号说明】
100：存储器
110：第一存储单元区块
120：第二存储单元区块
130：感测放大器
140：修复单元区块
200：数据处理电路
210：感测放大器
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于旺宏电子股份有限公司，未经旺宏电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200810176374.3/2.html，转载请声明来源钻瓜专利网。
- 上一篇：电池保持框架及组合电池
- 下一篇：半导体受光元件
- 同类专利
- 包括多个通道和通孔的半导体装置-201510136842.4
- 李东郁 - 爱思开海力士有限公司
- 2015-03-26 - 2019-11-01 - G11C29/44
- 一种半导体装置包括多个堆叠芯片。多个堆叠芯片中的每个包括多个通孔，每个通孔在多个通孔中的相应位置处形成，并且多个通孔中的每个在对角线方向上与相邻堆叠芯片中的通孔电耦接。该半导体装置包括多个通孔阵列，并且以通孔阵列为单位执行修复操作。
- 一种抗辐射容错存储单元的制备方法-201510336387.2
- 佘晓轩 - 复旦大学
- 2015-06-17 - 2019-10-08 - G11C29/44
- 本发明属于集成电路领域，涉及一种由相互绞合连接的四个反相器构成的抗辐射存储单元，其中每两个反相器构成一个锁存器，当一个存储节点值因辐射发生错误时，一个类似反相器的电路会保证存储单元输出仍然维持原来的正确值，而且相互绞合连接的其它存储节点在辐射效应消失后，会驱动发生错误的存储节点恢复原来的正确值，从而使该存储单元具有抗辐射容错特性。本发明的抗辐射容错存储单元与三模冗余方案的错误发生次数都较少而且相当，它们的抗辐射能力接近，但本发明的面积和功耗比三模冗余方案的面积和功耗小的比较多。
- 一种Multi-plane结构非易失性存储器的块修复方法和装置-201610548152.4
- 潘荣华;马英 - 北京兆易创新科技股份有限公司
- 2016-07-12 - 2019-09-06 - G11C29/44
- 本发明提供了一种Multi‑plane结构非易失性存储器的块修复方法和装置，其中，所述方法包括是否需要修复判断步骤：对Multi‑plane结构非易失性存储器的每一个plane内各自选择一个块同时进行擦除操作，判断每一个plane内所擦除的块是否都成功，如果有擦除不成功的块，则需要对其进行修复；修复步骤：对所述擦除不成功的块所在的每一个plane同时进行修复操作，让擦除块成功的其它个plane等待，遍历步骤：所述修复步骤完成后，对所述每一个plane遍历每一个块，重复所述是否需要修复判断步骤的操作并进行修复，直到完成块的遍历。本发明在现有的对块修复技术基础上通过使用同一状态机来同时实现Multi‑plane结构非易失性存储器的每一个plane的块修复，有效地提高了Multi‑plane结构非易失性存储器的块修复效率。
- 一种Multi-plane结构非易失性存储器的列修复方法和装置-201610548140.1
- 潘荣华;马英 - 北京兆易创新科技股份有限公司
- 2016-07-12 - 2019-08-06 - G11C29/44
- 本发明提供了一种Multi‑plane结构非易失性存储器的列修复方法和装置，其中，所述方法包括：是否需要修复判断步骤，对Multi‑plane结构非易失性存储器的每一个plane在一个page内同时读取1byte数据进行检查,将检查结果进行比对，判断所读取的该byte数据的每列数据是否完全正确，如有不正确的列数据，则需要对其进行修复；修复步骤，对不正确的列数据所在的一个plane内进行修复，让列数据比对正确的plane等待，修复完成后再进行后续的步骤；遍历步骤，修复步骤完成后，对每一个plane遍历每一个byte，进行检查，如有不正确的列数据对其所在的列进行修复，直到完成此page内所有byte数据的遍历。本发明在现有对列修复技术基础上通过使用同一状态机来同时实现Multi‑plane结构非易失性存储器的每一个plane的列修复，有效地提高了修复效率。
- 半导体存储器件和包括其的半导体系统-201410160427.8
- 具岐峰 - 爱思开海力士有限公司
- 2014-04-21 - 2019-06-25 - G11C29/44
- 一种半导体存储器件，包括：存储器单元阵列，其包括用于储存多个数据的正常区、用于储存分别与多个正常数据相对应的多个错误信息数据的错误信息区、以及用于替换正常区的冗余区；错误检测单元，适用于响应于所述多个错误信息数据而检测所述多个数据上的错误，以及基于错误检测结果来储存指示正常区和冗余区中的具有错误的数据的存储区的错误位置信息；以及修复操作单元，适用于在修复操作时段期间，利用冗余区来替换由错误位置信息指示的存储区。
- 存储器管理方法、存储器储存装置及存储器控制电路单元-201510295063.9
- 陈建谋 - 群联电子股份有限公司
- 2015-06-02 - 2019-06-14 - G11C29/44
- 本发明提供一种存储器管理方法、存储器储存装置及存储器控制电路单元。所述存储器管理方法包括：检测可复写式非易失性存储器模块的替换实体单元数目。若所述可复写式非易失性存储器模块的所述替换实体单元数目符合预设条件，将所述可复写式非易失性存储器模块的可用容量从第一可用容量调整为第二可用容量。藉此，可藉由调整可复写式非易失性存储器模块的可用容量来延长存储器储存装置的使用寿命。
- 在基于处理器的系统中提供对存储器阵列故障的高效处置-201780062864.8
- 托马斯·菲利普·施派尔;维伦·拉梅什·帕特尔;迈克尔·潘;M·加尔吉;凯文·马吉尔;保罗·斯坦梅茨;克林特·芒福德;K·萨克塞纳 - 高通股份有限公司
- 2017-09-29 - 2019-06-14 - G11C29/44
- 本发明揭示了在基于处理器的系统中提供对存储器阵列故障的高效处置。在这点上，在一个方面中，基于处理器的装置的存储器控制器被配置成检测存储器阵列的多个存储器元件中的一存储器元件内的缺陷。作为响应，将一或多个停用寄存器中的一停用寄存器设置成对应于所述存储器元件，以指示停用所述存储器元件。所述存储器控制器接收对与所述存储器元件对应的存储器地址的存储器存取请求，并且基于一或多个停用寄存器，确定是否停用所述存储器元件。如果是，那么所述存储器控制器不允许所述存储器存取请求。一些方面可提供所述存储器控制器响应于检测到所述缺陷，将故障指示提供到执行过程，并且随后从所述执行过程接收对设置所述停用寄存器的请求。
- 信息处理方法及存储设备-201610483724.5
- 滕鹏;王倩 - 北京联想核芯科技有限公司
- 2016-06-27 - 2019-05-17 - G11C29/44
- 本发明实施例公开了一种信息处理方法及存储设备，所述信息处理方法包括：基于第一参考电压读取第一存储区域中的存储数据；当第一参考电压无法正确解码所述第一存储区域的存储数据时，利用第二参考电压对所述存储数据进行解码；根据正确解码所述存储数据的第二参考电压，分析导致所述第一参考电压无法正确解码所述存储数据的错误成因；根据所述错误成因，采用错误处理策略对所述第一存储区域进行预设处理。
- 用于修复磁存储器中的复位错误的方法-201410262401.4
- J·斯劳特;D·豪撒梅迪恩;T·安德烈;S·M·阿拉姆 - 艾沃思宾技术公司
- 2014-06-12 - 2019-04-19 - G11C29/44
- 提供了一种用于对使用破坏性读取，包括例如MRAM中的自旋扭矩比特的自参照读取，和选择性写回的磁存储器修复复位错误的方法。通过以下之一来使存储器单元为写回作准备：利用纠错码识别被确定为发生错误的存储器单元并且对于被确定为发生错误的那些存储器单元将反转比特反转；利用纠错码识别被确定为发生错误的存储器单元并将存储器单元的一部分复位到第一状态；以及将一个或多个存储器单元复位到第一状态。
- 具有动态自动修复功能的存储器系统及其运作方法-201811146012.X
- 陈文笙;张佑民;蔡忠松 - 瑞鼎科技股份有限公司
- 2018-09-29 - 2019-04-16 - G11C29/44
- 本发明公开一种具有动态自动修复功能的存储器系统及其运作方法。存储器系统包含存储器及自动侦测及修复电路。自动侦测及修复电路耦接存储器。自动侦测及修复电路包含自我测试单元及修复单元。自我测试单元耦接存储器。修复单元分别耦接存储器及自我测试单元。于存储器系统的初始状态下，自我测试单元即时侦测出存储器中的缺陷并由修复单元即时对存储器中的缺陷进行修复。接着，存储器系统由初始状态进入工作状态。
- 一种相邻层冗余共享三维存储器的存储裸片选择方法-201610473305.3
- 刘军;吴玺;朱承强;王伟;陈田;任福继 - 合肥工业大学
- 2016-06-23 - 2019-04-05 - G11C29/44
- 本发明公开了一种相邻层冗余共享三维存储器的存储裸片选择方法，其特征是包括如下步骤：对所有存储裸片分别进行绑定前的测试，抛弃不可修复的存储裸片；将可修复存储裸片按照修复成无故障存储裸片所需的冗余行数量和冗余列数量之和进行降序排列；选择可修复存储裸片堆叠成相邻层冗余共享三维存储器。本发明能充分利用相邻层存储裸片的冗余行和冗余列，有效地提高三维存储器的成品率，并且减少三维存储器中TSVs的数量。
- 存储器修补方法及其应用元件-201510097466.2
- 陈士弘 - 旺宏电子股份有限公司
- 2015-03-05 - 2019-04-02 - G11C29/44
- 本发明公开了一种存储器元件的修补方法以及其应用元件，其中存储器元件的修补方法包括下述步骤：首先提供含至少一个存储页的存储器元件，此存储页具有多个存储单元串行。之后提供一重复性图案来遮蔽这些存储单元串行的至少二者，并将被遮蔽的存储单元串行标示为不可存取。
- 半导体芯片和包括半导体芯片的发送/接收系统-201410461008.8
- 金洪谦 - 爱思开海力士有限公司
- 2014-09-11 - 2019-03-08 - G11C29/44
- 一种发送/接收系统，包括：第一通道至第N通道，其中，N是等于或大于3的整数；发送芯片，其适于经由第一通道至第N‑1通道发送第一信号至第N‑1信号，并且将通过使用第一信号至第N‑1信号产生的校正信号发送至第N通道；以及接收芯片，其适于接收第一通道至第N通道的信号，并且通过使用第一通道至第N通道来产生第一通道至第N通道的修复信号。
- 半导体系统及其修复方法-201310632443.8
- 尹贤洙 - 爱思开海力士有限公司
- 2013-12-02 - 2019-03-08 - G11C29/44
- 本发明提供一种可以改善半导体系统的修复能力的半导体系统及其修复方法。所述半导体系统包括：半导体电路，被配置成响应于外部命令而输出剩余修复信息，并且执行修复操作；以及主机，被配置成基于剩余修复信息来确定可用修复的数目，并且基于可用修复的数目向半导体电路提供外部命令。
- 半导体记忆装置及半导体集成电路装置-201510514441.8
- 高杉敦 - 力晶科技股份有限公司
- 2015-08-20 - 2019-03-08 - G11C29/44
- 半导体记忆装置及半导体集成电路装置。本发明高效率地在开发阶段进行不良记忆胞元修复的测试。存储器控制电路10基于包含行地址Ax及列地址Ay的地址Address，从与字线WL及位线BL连接的记忆胞元50读出所保存的数据。冗余解码器13‑1～13‑4在地址Address包含指定与特定的记忆胞元Cc连接的字线WLa或位线BLc的冗余地址P1～P4时，使与冗余字线RWL1、RWL2或冗余位线RBL1、RBL2连接的冗余记忆胞元RCc取代特定的记忆胞元Cc。冗余地址锁存电路12‑1～12‑4分别保持冗余地址P1～P4，并且基于从存储器控制电路10输入的重置信号RS来抹除所保持的冗余地址P1～P4。
- 一种芯片修复方法和装置-201410251439.1
- 张君宇;苏志强 - 北京兆易创新科技股份有限公司
- 2014-06-06 - 2019-01-11 - G11C29/44
- 本发明提供了一种芯片修复方法和装置，以解决GBL修复无法满足芯片良品率提升，以及性能提升要求的问题。所述方法包括：对芯片中的主阵列存储单元进行测试，得到发生故障的存储单元的地址信息；根据发生故障的存储单元的地址信息与芯片中的冗余存储单元，对芯片进行修复；其中，冗余存储单元包括第一存储单元和第二存储单元；第一存储单元与主阵列存储单元共用阱、位线和高位地址；第二存储单元与主阵列存储单元不共用阱、位线和高位地址。本发明通过在芯片中增加第二存储单元，增加了一种对芯片进行修复的方式，在GBL修复无法完全对芯片进行修复时，可以进行第二修复，满足了芯片良品率提升，以及性能提升的要求。
- 一种数据处理方法及装置-201810799703.3
- 董海廷;王孝鹏 - 郑州云海信息技术有限公司
- 2018-07-20 - 2018-12-14 - G11C29/44
- 本发明实施例提供了一种数据处理方法及装置，用于提高NVM中存储的数据的安全性。该方法包括：获取目标存储设备的第一诊断数据，所述第一诊断数据包括可修复的故障块信息和/或不可修复的故障块信息和/或已修复过的故障块信息；获取所述目标存储设备的第二诊断数据；对所述第二诊断数据进行解析，以得到所述目标存储设备的目标诊断数据，所述目标诊断数据与所述第二诊断数据具有关联关系；基于所述第一诊断数据以及所述目标诊断数据对所述目标存储设备进行处理，以得到处理结果。
- 错误处理方法、存储器储存装置及存储器控制电路单元-201410545267.9
- 林纬;许佑诚;严绍维;王天庆;林玉祥;赖国欣;梁立群 - 群联电子股份有限公司
- 2014-10-15 - 2018-11-23 - G11C29/44
- 本发明涉及一种用于可复写式非挥发性存储器模块的错误处理方法、存储器储存装置及存储器控制电路单元，此可复写式非挥发性存储器模块包括多个存储元，此错误处理方法包括：发送第一读取指令序列以从所述存储元中读取多个位元；对所述位元执行第一解码；如果所述位元具有至少一个错误，则判断每一所述错误是属于第一类错误或第二类错误；如果所述错误中的第一错误是属于第一类错误，则记录下第一错误的相关信息；以及如果第一错误是属于第二类错误，则不记录第一错误的相关信息。由此，可针对特定类型的错误进行适当的处理。
- 一种列修复方法和装置-201510624897.X
- 苏志强;丁冲;陈立刚;谢瑞杰 - 北京兆易创新科技股份有限公司
- 2015-09-25 - 2018-11-23 - G11C29/44
- 本发明提供了一种列修复方法和装置，其中，所述方法包括：检测主存储阵列中的当前列是否正常；当所述当前列为坏列时，从芯片中预设的冗余列中选择一个可用且未被占用的列作为替换列；将所述替换列对应的用于指示所述替换列是否已经被占用的信息，修改为已被占用；将所述当前列的地址写入到所述替换列对应的锁存器中。
- 非易失性存储器修复电路-201710255450.9
- 何学文;耿晓祥;张雷 - 恩智浦美国有限公司
- 2017-04-19 - 2018-11-02 - G11C29/44
- 本公开涉及非易失性存储器修复电路。一种集成电路包含片上闪存存储器、EEPROM、高速缓冲存储器和修复控制器。当在闪存存储器中检测到缺陷地址时，将要存储于缺陷地址的已排入数据(data slotted)由修复控制器存储于EEPROM中。高速缓冲存储器包括内容可寻址存储器(CAM)，CAM检查读地址与带缺陷的存储器地址，并且如果存在匹配，则存储于EEPROM中的数据被移至高速缓冲，使得它能够代替存储于闪存存储器的有缺陷位置的数据而被输出。存储器修复系统不需要任何熔丝，闪存也不需要包含冗余的行或列。此外，缺陷地址还能够被即时检测并修复。
- NOR闪存及其修补方法-201410471290.8
- 吴尚融;张雅俊 - 华邦电子股份有限公司
- 2014-09-16 - 2018-10-19 - G11C29/44
- 本发明提供一种NOR闪存及其修补方法。修补方法包括：判断是否具有至少一备用存储区块未被使用；计数各存储区块的被程序化次数以及各存储区块的被抹除次数；判别被程序化次数是否不小于第一预设临界值，及被抹除次数是否不小于第二预设临界值；以及当存储区块的选中存储区块对应的被程序化次数不小于第一预设临界值或被抹除次数不小于第二预设临界值时，使至少一备用存储区块与选中存储区块进行置换。
- 基于NAND闪存的列修复方法、装置和NAND存储设备-201710212469.5
- 苏志强;刘会娟;李建新;潘荣华 - 北京兆易创新科技股份有限公司
- 2017-04-01 - 2018-10-16 - G11C29/44
- 本发明实施例公开了一种基于NAND闪存的列修复方法、装置和NAND存储设备，该方法应用于NAND存储设备，该方法包括：检测存储设备中的坏列；判断坏列是否修复过；当判断出没有修复过，则用冗余列替换坏列；当判断出修复过，则将修复坏列的冗余列标记为坏冗余列，并用新的冗余列替换坏列。本发明实施例能够解决现有技术中替换列坏掉后无法正常进行读写等操作的问题。
- 集成电路和用于集成电路的存储器自我测试方法-201510493194.8
- 张适纬;王嘉维 - 联发科技股份有限公司
- 2015-08-12 - 2018-09-28 - G11C29/44
- 本发明实施例公开了集成电路及用于集成电路的存储器自我测试方法，其中，所述集成电路包括：一核心电路，用于执行所述集成电路的操作；一存储器，用于存储一子系统和一修复系统，当所述修复系统运行时，所述修复系统检测所述存储器是否存在故障，当所述修复系统检测到所述故障，修复所述故障，而当所述修复系统没有检测到所述故障，向所述存储器中注入一假故障用来验证所述修复系统是否运行正确。本发明实施例可以检测并修复嵌入式存储器的故障以及验证修复系统本身是否失败。
- 存储器单元失效检测方法与系统-201511030997.6
- 刘奕宏;杨春晖;黄晓昆;陈华军;罗银;张宝林;王剑亮;陈立明 - 工业和信息化部电子第五研究所;南方电网科学研究院有限责任公司
- 2015-12-30 - 2018-09-28 - G11C29/44
- 本发明提供一种存储器单元失效检测方法与系统，将存储器单元中每一位设为初始数码，并读出存储器单元中每一位的内容，将存储器单元中每一位的内容从初始数码修改为变反数码，当其他存储器单元中每一位的内容未发生改变时，读出存储器单元中每一位的内容，检测存储器单元中每一位的内容是否修改准确，当修改准确时，再次将存储器单元中每一位的内容修改，再次检测存储器单元中每一位的内容是否修改准确，当修改准确时，表明存储器单元正常。整个过程，能够检测可能发生的存储器单元转换故障以及对周边存储器单元数据操作引发的单个存储器单元的耦合故障，能够准确检测存储器单元是否失效。
- 存储器测试方法-201410385623.5
- 丁英财;吴哲钦;周聪乙;黄识夫 - 旺宏电子股份有限公司
- 2014-08-07 - 2018-08-24 - G11C29/44
- 本发明公开了一种存储器测试方法，用以测试存储器装置。该存储器装置包括存储器阵列，该存储器阵列包括多个对称存储器单元、多条字线与多条位线。于测试第一字线时，充电第一位线以测试该第一位线的相邻第一对称存储器单元的第一半边的单一位；以及充电第二位线以测试该第二位线的相邻一第二对称存储器单元的第二半边的单一位。于测试第二字线时，充电该第一位线以测试该第一位线的相邻一第三对称存储器单元的该第二半边的单一位；以及充电该第二位线以测试该第二位线的相邻一第四对称存储器单元的该第一半边的单一位。于测试各这些字线时，各这些位线被充电一次。
- 一种芯片修复方法和装置-201410262145.9
- 张君宇;苏志强 - 北京兆易创新科技股份有限公司
- 2014-06-12 - 2018-08-21 - G11C29/44
- 本发明提供了一种芯片修复方法和装置，以解决芯片的ECC区域无法修复，导致芯片最终读取出的数据出现错误，以及芯片资源利用率低的问题。所述方法包括：分别获取主阵列中的发生故障的存储单元的第一地址信息和存储有错误编码纠正冗余位的发生故障的存储单元的第二地址信息；将第一地址信息和第二地址信息分别映射到冗余资源的地址信息，对芯片进行修复。本发明可以同时对主阵列和ECC区域进行修复，提高了芯片的可靠性，进而提高了产品良率。并且将第二地址信息映射到冗余资源的地址信息，充分利用了冗余资源，提高了芯片资源的利用率。
- 用于检测时间依赖介质击穿（TDDB）短路和信号留余测试的电路和方法-201710472935.3
- J·A·法菲尔德;E·D·亨特-施罗德;D·L·阿南德 - 格罗方德半导体股份有限公司
- 2017-06-21 - 2018-08-17 - G11C29/44
- 本发明涉及用于检测时间依赖介质击穿短路和信号留余测试的电路和方法。本公开涉及一种结构，其包括被配置为编程多个写入操作的双胞基元存储器、连接到所述双胞基元存储器并被配置为感测电流差分并锁存基于所述电流差分的差分电压的电流感测放大器、以及连接到所述电流感测放大器并被配置为向所述电流感测放大器添加所偏移电流以产生所述差分电压的至少一个电流源。
- 降低DRAM软错误的方法-201410261074.0
- 景蔚亮;陈邦明 - 上海新储集成电路有限公司
- 2014-06-12 - 2018-06-29 - G11C29/44
- 本发明公开了一种降低DRAM软错误的方法，该方法能够主动检测软错误，智能降低软错误的发生率，使得DRAM中的错误位数保持在DRAM错误纠正能力范围之内，直至没有错误发生，DRAM恢复正常状态，从而提高了内存的可靠性、可用性以及可服务性，该方法可用于为广大客户提供关键任务程序和服务的领域，应用范围广，适用性强。
- 一种硬盘坏道的修复方法及装置-201410468320.X
- 周钊;张海艳 - 华为数字技术（成都）有限公司
- 2014-09-15 - 2018-06-05 - G11C29/44
- 本发明实施例公开了一种硬盘坏道的修复方法及装置，该方法包括在检测出磁盘阵列中存在硬盘坏道后获取硬盘坏道的坏道信息，其中，坏道信息包括硬盘坏道所处的目标硬盘、硬盘坏道在目标硬盘中的第一起始位置以及硬盘坏道的坏道长度，并以坏道信息以及硬盘与LUN的映射关系为依据获取硬盘坏道所处的目标LUN以及硬盘坏道在目标LUN中的第二起始位置，然后以第二起始位置以及坏道长度为依据解析目标LUN以获取硬盘坏道中存储数据的数据类型，最后以数据类型为依据修复硬盘坏道。实施本发明实施例能够根据硬盘坏道中存储数据的数据类型对硬盘坏道进行修复，从根本上解决了硬盘坏道所带来的业务影响。
- 修复控制电路和使用修复控制电路的半导体集成电路-201210390230.4
- 刘正宅 - 爱思开海力士有限公司
- 2012-10-15 - 2018-06-01 - G11C29/44
- 本发明提供了一种能够减少测试时间的修复控制电路和使用修复控制电路的半导体集成电路。所述半导体集成电路包括：多个存储块，其中布置有多个字线；多个字线驱动器，所述多个字线驱动器响应于多个存储块选择信号而驱动多个字线中的一个或更多个；以及修复控制电路，所述修复控制电路通过将响应于剩余地址和所述多个存储块选择信号而产生的修复地址与外部地址进行比较来判定是否执行修复。
- 专利分类
